模擬積體電路設計系列部落格——7.4.1 過取樣ADC的基本介紹

7.4.1 過取樣ADC的基本介紹

過取樣ADC對於高精度，中低速應用來說非常流行。例如高質量數字音訊處理和一些無線系統中的基帶訊號處理。它們如此流行的一個主要原因是過取樣ADC降低了對於類比電路的需求，轉而需要更多複雜的數位電路。這種權衡隨著亞微米CMOS工藝逐漸成熟，高速數位電路越來越容易實現而變得越來越受到青睞，但是在更低的電壓和由於短溝道效益引發的更低的電晶體輸出阻抗下高精度類比電路的實現也變得更加複雜。透過過取樣ADC，模擬元件可以有更低的匹配需求和放大器增益需求。過取樣ADC同時也簡化了ADC對模擬抗混疊濾波器的需求。例如，過取樣ADC中常常只需要一階或二階的抗混疊濾波器，實現起來非常便宜。更進一步的，一般對於過取樣ADC來說輸入並不需要一個取樣保持電路。

在這個章節，我們會首先討論過取樣ADC的基本概念，我們會看到透過遠快於奈奎斯特頻率的取樣速度可以抽取出額外的解析度位元。更進一步的，這些額外的解析度可以透過利用反饋整形量化噪聲，以更低過取樣率獲得。對過取樣訊號應用量化噪聲整形通常被稱為ΣΔ調製（或者ΔΣ調製）。我們會討論ΣΔ ADC的典型系統架構。接著討論簡單的一階和二階ΣΔ調製器。接著，兩種流行的抽取濾波器的實現方式會被討論。最後我們會簡單介紹多位元ΣΔ ADC。

過取樣指的是當一個感興趣的訊號的頻帶的帶限為\(f_0\)，而取樣率為\(f_s\)，且\(f_s>2f_0\)的情況（\(2f_0\)為奈奎斯特頻率，或者說對於帶限\(f_0\)的訊號的最小取樣率）。我們定義過取樣率（OSR）為：

\[OSR =\frac{f_s}{2f_0} \tag{7.4.1} \]

在量化之後，由於感興趣的訊號仍然低於\(f_0\)，\(y_1(n)\)透過\(H(f)\)濾波產生訊號\(y_2(n)\)，如下圖所示：

這個濾波器會消除頻率大於\(f_0\)的量化噪聲（以及其他訊號）。

假定輸入訊號為一個正弦波，其最大峰值為\(2^N(\Delta/2)\)。對於這個最大的正弦波，其訊號能量\(P_s\)為：

\[P_s=(\frac{\Delta 2^N}{2\sqrt{2}})^2=\frac{\Delta^22^{2N}}{8} \tag{7.4.2} \]

輸入訊號\(y_2(n)\)的功率與其一樣，因為我們價格定了訊號的頻率都低於\(f_0\)。然而量化噪聲的能量被衰減到了：

\[P_e=\int_{-f_s/2}^{f_s/2}S_e^2(f)|H(f)|^2df=\int_{-f_0}^{f_0}k_x^2df=\frac{2f_0}{f_s}\frac{\Delta^2}{12}=\frac{\Delta^2}{12}(\frac{1}{OSR}) \tag{7.4.3} \]

因此，將OSR提升兩倍（即以兩倍速取樣）可以將量化噪聲的能量降低一般，或者等效的說，3dB（或者說0.5bit）。

我們同樣可以計算最大的SQNR（單位為dB）作為最大正弦訊號能量與\(y_2(n)\)量化噪聲能量之比，數學上我們應用\((7.4.2)\)與\((7.4.3)\)：

\[SQNR_{max}=10log(\frac{P_s}{P_e})=10log(\frac{3}{2}2^{2N})+10log(OSR) \tag{7.4.4} \]

等效於：

\[SQNR_{max}=6.02N+1.76+10log(OSR) \tag{7.4.5} \]

第一項是N bit量化器提供的SQNR，而OSR項是透過過取樣獲得的SQNR提升。此處我們可以看到直接過取樣可以獲得每兩倍3dB的提升，或者說每兩倍0.5bit的提升。使用過取樣可以提升SQNR的根本原理是，當量化取樣平均值和，訊號的部分線性相加，而噪聲的部分作為平方之和的平方根而相加。注意這個增強效果對於其他型別的噪聲也有作用，例如電路中的熱噪聲。因此，過取樣可以整體提升SNR以\(10log(OSR)\)。