8.2.1 環形振盪器
在這一章節，我們將介紹振盪器的基本概念。環路振盪器可以分成若干種，但兩種主要的分類依據是直接產生正弦訊號還是產生方波（或者三角波）訊號輸出。正弦波輸出振盪器常被用於一些頻率選擇或者反饋電路的調諧電路，而方波輸出振盪器常被用於一個非線性反饋電路例如弛豫振盪器或者環形計數器。使用調諧電路的正弦振盪器可以進一步被分為RC電路，開關電容電路，LC電路與晶體電路。下圖展示了振盪器的分類：
在積體電路中最常用的兩種振盪器分別是環形振盪器和LC振盪器。除非在振盪器電路中使用精確的片外元件，否則他們的頻率在工藝，溫度，以及供電電壓偏差下很難做到精確。因此，積體電路振盪器往往會在設計時帶有可以修調其工作頻率的電路。用於修調的物件一般是振盪器中某些節點的電壓，因此這些電路也可以被稱為壓控振盪器VCO。
接下來我們將首先介紹環形振盪器。最常見的一種實現數字輸出MOS VCO的方式就是電壓控制的環形振盪器。環形振盪器可以透過奇數個開環反相放大器形成反饋迴路來實現。最簡單放大器可以就是簡單的數字反相器，如下圖所示：
設想在啟動時，電路傳輸中的一些電壓從低電壓轉換成高電壓。每半個週期，這個轉換會反相圍繞整個環路傳播。例如，假設第一個反相器的輸出變成了1。這個變化會在\(T_0/2\)的時間內傳遍五個反相器，此時第一個反相器的輸出會變為0；再經過\(T_0/2\)的時間之後，第一個反相器的輸出又變回了1，如此反覆。假設每個反相器的延遲為\(T_d\)，一共有n個反相器，那麼半個振盪器週期為：
因此：
上圖展示了\(n=5\)的情況。假設反相器的延遲可以用電壓控制，那麼我們就可以實現VCO。
例題1：
如下圖(a)所示的\(n=1\)的反相器環路的行為是？
解答：
基於\((8.2.2)\)，根據前面的討論，設計者可以認為這個電路以\(f_0=1/(2T_d)\)頻率振盪。但是一個反相器的一階小訊號模型如上圖(b)所示，顯然是一個無驅動的單時間常數電路，其解為指數衰減：
當反相放大器是一個簡單的數字CMOS反相器時，這個分析會很精確並且而且不會發生振盪，在實驗中也可以輕易驗證。其電壓會快速建立到一個地和電源之間的直流值。事實上，這是一個有用的偏置電路，用於產生精確殿宇反相器翻轉點的直流電壓，其中\(v_{out}=v_{in}\)。
如果反相放大器有其他沒有由上圖(b)中的小訊號原理圖表示出的內部節點，那麼它將具有一個高階響應，其分析也會變得更加複雜。
例題1展示了僅僅對環形振盪器做時域分析的缺點。環形振盪器實際上是一個反饋電路，因此為了其能夠震盪其應該是不穩定的。假定使用上圖(b)中的一階模型來建模反相器，那麼斷開環形振盪器任意一點可以得到環路增益：
假定\(G_mR_o>>1\)，每個反相器在其單位增益頻率點有著接近90°的相移。因此只要有3個或者更多的反相器，就可以保證在相位變得大於180°時環路增益仍然會大於單位增益。但是，在\(n=1\)時，環路在單位增益頻率僅僅有90°的相位移動，所以系統仍然穩定。
例題2：
當\(n=2\)時振盪器環路的行為是？
解答：
這是一個雙穩定電路，即其具有兩個穩定工作點，如下圖所示：
這是基本數字鎖存器的理想行為。沒有其他的工作點能夠穩定，所以一旦啟動電路，電路就會建立到兩個穩態之一，並且如果不被強制切換到另一個狀態下就會保持原有狀態。這個電路也不會振盪。
上例中的正反饋環路不穩定但是同樣無法震盪。可以將其設想成在直流有著額外180°相移的負反饋環路。因此，節點電壓呈現指數發散直到所有級飽和導致環路閂鎖。因此，如果使用單端反相器，就需要\(n\)為奇數。
在許多整合環路振盪器中，全差分反相器被用於獲得更好的電源電壓不敏感性。在使用這種模式時，可以使用偶數個反相器，而環路所需要的反相可以透過將最後一個反相器交叉後再反饋給輸入來實現，如下圖所示：
這裡有一個非常重要的優點：中間的反相器的輸出與最後一個反相器的輸出有著一個正交相位的關係（假定所有的反相器以及其負載精確匹配）[Buchwald,1991]。正交輸出在許多通訊的應用中非常有用，例如正交調製器以及一些時鐘提取電路。
一個實現可控延遲的全差分反相器的例子如下圖所示：
其中電流源負載是可用電壓控制的。假定電流源負載正比例於\(V_{cntl}\)，比例係數為\(K_{bias}\)，我們有：
每個反相器的延遲正比例於反相器的單位增益頻率，即：
其中\(C_L\)是反相器的負載電容，\(g_m\)是驅動電晶體的跨導。由於\(g_m\propto \sqrt{I_B}\)。我們你知道延遲正比於\(1/\sqrt{I_B}\propto 1/\sqrt{V_{cntl}}\)。因此，\(f_{osc}\propto \sqrt{V_{cntl}}\) 。所以可以看到振盪器頻率與控制電壓之間的關係並不是很線性。再PLL中，這個非線性意味著\(K_{osc}\)是\(f_{osc}\)的函式，環路頻寬與建立時間同理。這個非線性的主要原因是在更高的頻率時，每一級的電壓改變的幅度由於\(I_B\)的增加而增加。
如果設計者可以確保延時單元的電壓改變獨立於振盪器頻率，那麼就可以實現一個有著良好的電壓-頻率線性度的環形振盪器VCO[Kim, 1990; Young, 1992; Reynolds, 1994]。一個實現了線性化的差分延遲級，以及用於控制電壓擺幅的偏置電路如下圖所示[Young, 1992]：
每一級由一個p溝道輸入電晶體的差分放大器以及電阻負載組成。電阻負載透過偏置線上性區的n溝道電晶體實現。其阻抗透過偏置電路調節，從而使得所有的\(I_b\)流經其時，其兩側會有\(V_{ref}\)的電壓，\(V_{ref}\)則透過一個溫度無關的電壓基準提供。這可以透過將一個延遲單元複製到偏置電路來實現。這個複製過來的電路由\(Q_3\)，\(Q_4\)，\(R_3\)和\(R_4\)組成，這個電路中所有的\(I_b\)流經\(Q_3\)和\(R_3\)，所以\(Q_4\)和\(R_4\)實際上可以從電路中去除。回憶\(R_3\)實際上是透過n溝道電晶體實現，可以看到包含放大器的負反饋迴圈會使得\(I_b\)流經時\(R_3\)兩端的電壓為\(V_{ref}\)。由於放大器的輸出也被用於控制所有環形振盪器的延遲單元的線性區電晶體的阻抗，它們也會在\(I_b\)流經時兩端電壓為\(V_{ref}\)。接下來，如果VCO由於\(V_{cntl}\)的變化而發生頻率改變，進而導致\(I_b\)改變，環路會改變所有延遲級的負載，從而使透過其的最大電壓仍然為\(V_{ref}\)。假定每一級的電容負載為常數，那麼每級的延遲就會與\(I_b\)呈反比，意味著頻率與\(I_b\)呈正比。
環形振盪器的一個有趣的改動方式如下圖所示：
相比最初的差分反相器環形振盪器結構增加了兩個乘法器，這個修改可以將輸出頻率放大一倍，且仍然實現兩個正交輸出[Buchwald, 1992]。事實上，如果不需要正交輸出，那麼可以直接將兩個乘法器的輸出連線到一個額外的第三個乘法器上，這樣也可以加倍頻率，只是就只有單獨一個輸出。另一個有趣的變種是[Razavi, 1994]，一個三級振盪器的輸出被一一個新穎的方式組合來獲得一個單端輸出，其週期只相當於兩個反相器延遲。