8.3.2 PLL中的抖動與相位噪聲
在PLL中有若干種抖動源，具體來說包括：
- 輸入參考的抖動\(\phi_{in}\)
- VCO中的抖動
- 環路濾波器產生的噪聲
- 分頻器產生的噪聲
由於任何實際PLL中的抖動都相對較小，因此分析其在環路中和環路內的傳播可以使用線性小訊號模型。上面列出的噪聲源出現在環路的不同點處，如下圖中的線性模型框圖所示。為了使該圖具有通用性，鑑相器和環路濾波器中的所有噪聲，必須由單輸出參考噪聲電壓\(v_n\)建模，分頻器引入的額外抖動用\(\phi_n\)建模。下圖中還標有所有隨機訊號的功率譜密度：噪聲頻譜密度\(V_n\)和相位噪聲頻譜\(S_{\phi,in}\)，\(S_{\phi,n}\)，\(S_{\phi,osc}\)和\(S_{\phi}\)。每個噪聲源對PLL輸出相位噪聲的貢獻由不同的響應濾除。
-
輸入相位噪聲與分頻器相位噪聲：
輸入參考相位噪聲和分頻器相位噪聲都出現在輸入端，因此由PLL的抖動傳遞函式濾除：
\[H(s)=\frac{K_{pd}K_{lp}K_{osc}H_{lp}(s)/s}{1+L(s)} \tag{8.3.38} \]其中 PLL 的開環增益\(L(s)\)由 \((8.1.30)\) 給出。對於二階PLL的特殊情況（\(H_{lp}(s)\)為一階低通濾波器，即\((8.1.24)\)）：
\[L(s)=\frac{\omega_{pll}^2}{s^2}(1+\frac{s}{\omega_z}) \tag{8.3.39} \]因此\((8.3.38)\)變成：
\[H(s)=\frac{\phi(s)}{\phi_{in}(s)}=\frac{N(1+s/\omega_z)}{1+s/\omega_{z}+s^2/\omega_{pll}^2} \tag{8.3.40} \]此處\(\omega_{pll}=\sqrt{K_{pd}K_{lp}K_{osc}/N}\)。
由於環路濾波器\(H_{lp}(s)\)是低通的，因此\(H(s)\)也將是低通的。直流增益\(N\)的產生是因為輸出頻率比輸入頻率高\(N\)倍。因此，在輸入端的相位偏差\(\Delta \phi_{in}\)在輸出端被完美跟蹤變為\(N\Delta \phi_{in}\)。輸入時鐘時序的任何緩慢變化都將忠實地再現在輸出中——正是人們對鎖相系統的期望。然而，如果輸入時鐘相位的非常快速的變化，即超出PLL閉環頻寬的變化，那麼就不會被跟蹤。相反，它們被\(|H(f)|^2\)低通衰減。
-
VCO相位噪聲：
VCO相位噪聲由高通響應濾波，該響應直接從上圖中訊號流獲得：
\[H_{osc}(s)=\frac{1}{1+L(s)} \tag{8.3.41} \]在高頻下\(|L(f)|^2\approx0\)，VCO相位噪聲在輸出端保持不變，\(H_{osc}(s)\approx 1\)。然而，在低頻率環路增益較大，VCO相位噪聲衰減。乍一看，這似乎很奇怪，VCO固有的相位噪聲在在PLL中時會以某種方式消失。
PLL檢測VCO輸出相位的變化，並調整輸入\(V_{cntl}\)以抵消這些變化以保持輸出相位鎖定到輸入端。因此，VCO相位的緩慢自然變化是完全被環路消除。另一方面，環路無法響應非常快的變化，這在\(S_{\phi,osc}(f)\)和\(S_{\phi}(f)\)的高頻部分都會出現。
例題1：
具有相位噪聲\(S_{\phi,vco}(f)=h_2/f^2\)的VCO被置於理想的二階PLL內。輸出端產生的相位噪聲為？
解答：
對於二階PLL，開環增益\(L(s)\)為\((8.3.39)\)。代入\((8.3.41)\)得到VCO相位噪聲到PLL輸出的傳輸函式：
\[H_{osc}(s)=\frac{s^2}{s^2+(\omega_{pll}/Q)s+\omega_{pll}^2} \tag{8.3.42} \]其中\(Q=\omega_z/\omega_{pll}\)。輸出相位噪聲為：
\[S_{\phi}(f)=S_{\phi,osc}(f)|H_{osc}(f)|^2=\frac{h_2f^2}{f^2+(\omega_{pll}/2\pi Q)f+\omega_{pll}^2/4\pi^2} \tag{8.3.43} \]這是一個帶通頻譜，峰值在\(\omega_{pll}\)附近。如果將\((8.3.43)\)代入\((8.3.10)\)，積分上限近似為無窮大（ \(1/2T_0\approx \infin\)），得到絕對抖動的非常簡單的表示式：
\[\sigma_{\tau}^2=\frac{h_2QT_0^2}{2\omega_{pll}} \tag{8.3.44} \]此表示式表明 PLL 環路頻寬（近似等於\(\omega_{pll}\)/Q）應儘可能大以儘量減小VCO相位噪聲對PLL輸出抖動的影響。
-
環路濾波器噪聲：
觀察上圖，環路濾波器噪聲\(V_n\)透過下面的響應濾波：
\[H_n(s)=\frac{K_{osc}/s}{1+L(s)} \tag{8.3.45} \]在高頻下，由於低通\(H_{lp}\)，\(H_n\approx K_{osc}/s\approx 0\)。在低頻下，\(H_{n}(s)\approx N/K_{pd}K_{lp}H_{lp}(s)\)。通常，鑑相器和環路濾波器的組合\(K_{pd}K_{lp}H_{lp}(s)\)在直流時具有非常高的增益，以確保輸入和輸出的鎖相處於穩態精確鎖相，所以\(H_n\)在直流時也非常小。例如，在理想的電荷泵環路濾波器\(H_{lp}\)的情況下在直流處有一個極點，因此\(H_n(0)=0\)。因此，環路濾波器中引入的噪聲在輸出相位噪聲中出現帶通濾波。
典型的 PLL 響應\(|H(f)|\)，\(|H_{osc}(f)|\)和\(|H_n(f)|\)如下圖所示：
PLL環路頻寬設定了截止頻率，低於該頻率VCO相位噪聲衰減，高於該截止頻率，輸入基準（和分頻器）相位噪聲衰減。
例題2：
考慮之前章節中設計的電荷泵 PLL，並考慮其使用上一章例題中的 VCO，\(N=75\)。假設 \(20MHz\) PLL 輸入的相位噪聲建模公式為\((8.2.9)\)，\(h_0=8\cdot 10^{-16}rad^2/Hz\)，\(h_2=7\cdot 10^{-11}rad^2\cdot Hz\)，\(h_3\approx 0\)。基準輸入、環路濾波電阻和 VCO引發的PLL輸出的相位噪聲是多少？
解答：
參考輸入對PLL輸出相位噪聲的貢獻由下式給出：
\[S_{\phi,in}(f)=(8\cdot 10^{-16}+\frac{7\cdot10^{-11}}{f^2})rad^2/Hz \tag{8.3.46} \]被\(|H(f)|^2\)濾波。如果忽略\(C_2\)，\(H(s)\)由\((8.3.40)\)給出，選定\(\omega_{pll}\)和\(\omega_z\)分別為\(2\pi \cdot 800kHz\)與\(2\pi \cdot 400kHz\)。
環路濾波電阻\(R\)在控制電壓節點\(V_{cntl}\)處產生熱噪聲。其噪聲頻譜密度可以透過對下圖的噪聲電路分析來確定，從而得到：
\[V_{n}^2(f)=4kTR(\frac{C_{eq}}{C_2})^2(\frac{1}{1+f^2R^2C_{eq}^2}) \tag{8.3.47} \]
其中\(C_{eq}=C_1C_2/(C_1+C_2)\)。保持二階模型，噪聲被帶通濾波：
\[H_n(s)=\frac{K_{osc}}{s^2+(\omega_{pll}/Q)s+\omega_{pll}^2} \tag{8.3.48} \]其中令\(Q=0.5\)。
最後，VCO噪聲被\((8.2.14)\)建模，被\(|H_{osc}(f)|^2\)濾波，\(H_{osc}\)為\((8.3.42)\)。
最後總的輸出噪聲為：
\[S_{\phi}(f)=S_{\phi,in}(f)|H(f)|^2+V_{n}^2(f)|H_{n}(f)|^2+S_{\phi,osc}(f)|H_{osc}(f)|^2 \tag{8.3.49} \]
下圖顯示了三個噪聲貢獻源及其總和的圖。請注意，在低頻下，總輸出相位噪聲等於輸入參考相位噪聲，因為其他噪聲源被PLL濾波。同樣，在高頻下，只有VCO相位噪聲有貢獻。在這個例子中，環路濾波器中的熱噪聲在總輸出相位噪聲中起著微不足道的作用，這是典型的結果。PLL輸出的抖動將由高頻VCO噪聲主導，其頻率範圍比相位噪聲譜的輸入主導部分要寬得多，因此對相位噪聲的貢獻要大得多（從\((8.3.10)\)的積分中可以知道頻率範圍的影響）。
