8.1.1 鎖相環基本介紹
幾乎所有的數字，射頻電路以及大部分的類比電路。不幸的是，積體電路振盪器本身並不適合用於高效能電路中的頻率/時間參考源。一個主要的問題是它們的震盪頻率並不能精確知道。更進一步的，積體電路振盪器的時鐘抖動（可以被認為是頻率上的隨機波動）對於大部分應用來說太大。因此，積體電路只能但其常被插入到一個鎖相環路中，其中它們的工作頻率和相位被與一個外部的精確時鐘參考進行對比，並自動的穩定和保持到一個固定的頻率和相位。這個過程類似於透過一個外部提供的參考產生一個精確的片上電壓或者電流。總而言之，鎖相環是一個使用外部時鐘參考來測量和產生精確片上頻率和時間的電路。
一個很自然的疑問是，如果我們有一個精確的時鐘參考，為什麼還需要使用一個鎖相環？為什麼不直接把這個精確的時鐘參考（一般這個時鐘參考本身就是一個時鐘）用到片上？一個原因是所需要的時鐘可能和參考時鐘不一樣。一般情況下，時鐘參考來自於一個被修調在固定頻率的精確振盪器。為了降低費用，這些振盪器常常被限制在\(1-200MHz\)。如果要從一個固定頻率的參考中產生一個不同或可變的精確時鐘，即所謂的時鐘綜合或者頻率綜合，就需要應用鎖相環。
在一些情況中，時鐘參考由其他的積體電路產生，設計的積體電路必須與其進行通訊。頻率差異可能會被溫度，供電電壓或者器件壽命影響，也有可能被射頻輻射意外影響。需要使用鎖相環來確保兩個電路能夠精確的跟蹤彼此的頻率和相位，從而它們能夠彼此可靠的通訊。最後，鎖相環有時用於如濾波器之類的電路的修調。
鎖相環的基本架構如下圖所示：
其一般由一個相位檢測器，一個低通濾波器（被稱為環路濾波器），一個壓控振盪器（VCO）和一個在環路中的可調時鐘分頻電路。相位檢測器一般是一個有著能夠輸出電壓或電流，其均值正比於輸入參考頻率VCO輸出之間的相位差的電路。環路濾波器被用於從鎖相環的輸出提取均值。這個均值被用於驅動VCO，其輸出頻率跟隨\(V_{cntl}\)的變化而改變。由於參考輸入常常低於VCO的輸出時鐘，需要使用一個時鐘分頻電路來把輸出頻率降低到和相位檢測器接近。環路負反饋使得輸入訊號和分頻器的輸出同步。這個架構被稱為N整數PLL（鎖相環），因為在穩定狀態下，分頻器輸出和輸入參考有著同樣的頻率，意味著VCO的輸出頻率會剛好是輸入頻率的N整數倍。
PLL是一個負反饋系統，類似於負反饋放大器。在負反饋放大器中，兩個電壓或者電流相減，環路的大增益確保它們的差很小。在一個鎖相環系統中，物件換成使得VCO的輸出和參考輸入時鐘的相位差很小。因此，在PLL中，這兩個值透過相位檢測器相減，結果透過環路濾波器和VCO產生一個大的增益來確保穩定狀態下差值很小。
後續我們會介紹PLL的基本元件以及鎖相過程。