模擬積體電路設計 9.1 比較器
比較器可能是繼放大器之後第二常用的電路元件，比較器用於判斷一個訊號是否大於或小於零，或者比較一個訊號是否大於另一個。如我們之前的章節所見，比較器在ADC中非常常用。在其他的應用中也經常出現比較器，例如資料傳輸，開關電源穩壓器等等。
一種最簡單的比較器實現方式是使用開環放大器，如下圖所示：
這種方法的主要缺點是響應時間慢，因為運算放大器輸出必須壓擺大量輸出電壓並且建立速度太慢。但是，暫時忽略這種緩慢的響應時間，我們將首先研究其輸入失調電壓。
上圖所示的簡單運算放大器方法的解析度受限於運算放大器的輸入失調電壓。對於典型的MOS工藝，該失調可能在\(2 mV\)至\(5 mV\)之間，這不足以滿足許多應用的要求。一種替代架構，可以以遠低於運算放大器輸入偏移電壓的精度分辨訊號的電路如下圖所示[McCreary,1975; Yee, 1978]：
雖然這個電路早年在模數轉換器中很常用，但放到今天來說，已經並不可取。但是，它是一個簡單的例子，可以用來說明許多重要的設計原則。上圖中的電路工作過程如下：復位階段\(\phi_1\)期間，電容\(C\)的底板（即電容\(C\)的左側）接地，頂板接運算放大器的反相輸入。同時，運算放大器的輸出也透過閉合開關\(S_r\)連線到運算放大器的反相輸入。假設運算放大器是理想的，這種連線使電容充電至零伏。接下來，在比較過程中，復位開關斷開，電容器底板接入輸入電壓。運算放大器現在處於開環配置。如果輸入訊號大於零，則運算放大器的輸出擺幅至較大的負電壓。如果輸入訊號小於零，則運算放大器的輸出擺幅至較大的正電壓。這兩種情況很容易分辨，並且可以使用簡單的數字鎖存器儲存比較結果。且失調電壓也可以得到抵消。
此外為了減小開關時鐘饋通和電荷注入帶來的影響，在現代電路中一般會採用全差分設計方式，上圖中電路的全差分形式如下圖所示：
透過設計產生的時鐘，使電荷注入訊號獨立也是一種手段，在上述電路中，透過使\(\phi_{1a}\)超前於\(\phi_1\)可以消除一定的電荷注入帶來的影響，可以透過下圖所示的時鐘產生電路實現功能。
當人們考慮非理想運算放大器時，上述方法的侷限性就變得明顯了，這些運算放大器具有有限的增益，並要求補償在復位階段保持穩定。
加快比較速度的一種可能性是斷開比較階段的補償電容。例如，一個簡化的運算放大器原理圖如下圖所示。在此運算放大器中，電晶體\(Q_1\)用於在復位階段時導通以實現超前補償，在比較階段，\(Q_1\)關斷，斷開補償電容\(C_c\)，從而大大加快了該階段的運算放大器速度。用這種技術，可以比使用之前的例子快十到五十倍的時脈頻率，速度可能高達 \(25\) 或 \(50 kHz\)。如果這個速度足夠，那麼可以採用這個方法。但不幸的是，這個速度通常仍然是不夠的，因此有必要採用後續介紹的其他方法。
為了獲得好的解析度，可能會需要將多級放大器進行級聯，這會進一步放慢整體的速度。
現代高速比較器通常具有一到兩級預放大，然後是跟蹤鎖存級，如下圖 [Yukawa， 1985]所示，這是一個CMOS實現的簡化形式。這種架構背後的基本原理如下：預放大器用於獲得更高的解析度。預放大器的輸出，雖然大於比較器輸入，仍遠小於驅動數位電路所需的電壓電平。這之後，跟蹤鎖存級在跟蹤階段進一步放大該訊號，然後在鎖存階段，當正反饋開啟時。正反饋將模擬訊號重新生成為全量程數字訊號。跟蹤鎖存級最大限度地減少了所需的增益級總數，即使需要良好的解析度時，因此比剛才描述的多級放大器方法更快。
預放大器通常有一些增益，可能是2倍到10倍。預放大器增益通常不會大於 10，否則它的時間常數太大，速度有限，一般一個或兩個簡單的電阻負載的差分級通常就可以了。請注意，觀察比較器輸入時，跟蹤鎖存級的輸入失調和噪聲會因預放大器的增益而衰減。因此，假設預放大器增益適中，預放大器的噪聲和失調，通常會限制比較器的噪聲和失調，如果需要非常高的速度，但只需要中等解析度，預放大器有時可能只是一個單位增益緩衝器。
完全消除預放大器不是好的做法，因為到驅動電路中的回沖效益將嚴重影響準確性。回沖表示當跟蹤鎖存級從跟蹤模式變為鎖存模式時，電荷轉入或轉出輸入的現象。這種電荷轉移是由開啟正反饋電路中的電晶體所需的電荷引起的，以及必須去除的電荷才能關閉跟蹤電路中的電晶體。沒有預放大器或緩衝器，這種回沖將進入驅動電路並導致非常大的毛刺，尤其是在兩個輸入點看入時的阻抗並不完全匹配的情況下。
在高解析度應用中，通常還包括電容耦合和復位開關，以消除輸入失調電壓和時鐘饋通錯誤，類似於我們之前討論過的放大器比較器中的方法。
對於比較器來說，一個非常重要的考慮因素是確保不會有記憶的內容從一個判決週期轉移到下一個。回想一下，當比較器在一個方向上切換時，它可能會傾向於停留在這個方向，稱為滯後。為了消除滯後，可以在進入跟蹤之前重置不同的階段。這可以進入跟蹤模式之前，透過開關將內部節點連線到其中一個電源或內部節點相互連線來實現。例如，上圖所示的比較器當\(V_{ltch}\)訊號為低電平時，鎖存器內部節點復位到\(V_{DD}\)和地。這不僅消除了記憶問題，也將比較器設定為跳變點，從而加快了比較器解析小輸入訊號的執行速度。
跟蹤鎖存級電路有許多變種。上圖所示的電路僅考慮簡單的因素，儘管它在許多應用已經足夠了。