Q6b:FSM next-state logic

題目網站
畫出卡諾圖，可得：

module top_module (
    input [3:1] y,
    input w,
    output Y2);

    assign Y2 = (y == 3'b001 | y == 3'b101) & ~w | (y == 3'b001 | y == 3'b010 | y == 3'b100 | y == 3'b101) & w;
    
endmodule