晶片工藝物理極限是7奈米嗎

適用了20餘年的摩爾定律近年逐漸有了失靈的跡象。從晶片的**來看，7nm就是矽材料晶片的物理極限。不過據外媒報導，勞倫斯伯克利國家實驗室的一個團隊打破了物理極限，採用碳奈米管複合材料將現有最精尖的電晶體制程從14nm縮減到了1nm。那麼，為何說7nm就是矽材料晶片的物理極限，碳奈米管複合材料又是怎麼一回事呢？面對美國的技術突破，中國應該怎麼做呢？

XX nm**工藝是什麼概念？

晶片的**工藝常常用90nm、65nm、40nm、28nm、22nm、14nm來表示，比如Intel最新的六代酷睿系列CPU就採用Intel自家的14nm**工藝。現在的CPU內整合了以億為單位的電晶體，這種電晶體由源極、漏極和位於他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。

而所謂的XX nm其實指的是，CPU的上形成的互補氧化物金屬半導體場效應電晶體柵極的寬度，也被稱為柵長。

柵長越短，則可以在相同尺寸的矽片上整合更多的電晶體——Intel曾經宣稱將柵長從130nm減小到90nm時，電晶體所佔得面積將減小一半；在晶片電晶體整合度相當的情況下，使用更先進的**工藝，晶片的面積和功耗就越小，成本也越低。

柵長可以分為光刻柵長和實際柵長，光刻柵長則是由光刻技術所決定的。由於在光刻中光存在衍射現象以及晶片**中還要經歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會導致光刻柵長和實際柵長不一致的情況。另外，同樣的製程工藝下，實際柵長也會不一樣，比如雖然三星也推出了14nm製程工藝的晶片，但其晶片的實際柵長和Intel的14nm製程晶片的實際柵長依然有一定差距。

為什麼說7nm是物理極限？

之前解釋了縮短電晶體柵極的長度可以使CPU整合更多的電晶體或者有效減少電晶體的面積和功耗，並削減CPU的矽片成本。正是因此，CPU生產廠商不遺餘力地減小電晶體柵極寬度，以提高在單位面積上所整合的電晶體數量。

不過這種做法也會使電子移動的距離縮短，容易導致電晶體內部電子自發通過電晶體通道的矽底板進行的從負極流向正極的運動，也就是漏電。而且隨著晶片中電晶體數量增加，原本僅數個原子層厚的二氧化矽絕緣層會變得更薄進而導致洩漏更多電子，隨後洩漏的電流又增加了晶片額外的功耗。

為了解決漏電問題，Intel、IBM等公司可謂八仙過海，各顯神通。比如Intel在其**工藝中融合了高介電薄膜和金屬門積體電路以解決漏電問題；IBM開發出SOI技術——在在源極和漏極埋下一層強電介質膜來解決漏電問題；此外，還有鰭式場效電晶體技術——藉由增加絕緣層的表面積來增加電容值，降低漏電流以達到防止發生電子躍遷的目的......

上述做法在柵長大於7nm的時候一定程度上能有效解決漏電問題。不過，在採用現有晶片材料的基礎上，電晶體柵長一旦低於7nm，電晶體中的電子就很容易產生隧穿效應，為晶片的**帶來巨大的挑戰。針對這一問題，尋找新的材料來替代矽製作7nm以下的電晶體則是一個有效的解決之法。

1nm製程電晶體還處於處於實驗室階段

碳奈米管和近年來非常火爆的石墨烯有一定聯絡，零維富勒烯、一維碳奈米管、二維石墨烯都屬於碳奈米材料家族，並且彼此之間滿足一定條件後可以在形式上轉化。碳奈米管是一種具有特殊結構的一維材料，它的徑向尺寸可達到奈米級，軸向尺寸為微米級，管的兩端一般都封口，因此它有很大的強度，同時巨大的長徑比有望使其製作成韌性極好的碳纖維。

碳奈米管和石墨烯在電學和力學等方面有著相似的性質，有較好的導電性、力學效能和導熱性，這使碳奈米管複合材料在超級電容器、太陽能電池、顯示器、生物檢測、燃料電池等方面有著良好的應用前景。此外，摻雜一些改性劑的碳奈米管複合材料也受到人們的廣泛關注，例如在石墨烯/碳奈米管複合電極上新增CdTe量子點製作光電開關、摻雜金屬顆粒製作場致發射裝置。