PCB佈線要求

• 時鐘線要求
  • 時鐘驅動器佈局在PCB中心而非電路板外圍，佈局儘量靠近，走線圓滑、短，非直角、非T形，佈線可選4~8mil，過窄會導致高頻訊號衰減，並降低訊號之間電容性耦合。
  • 避免時鐘之間、與訊號之間的干擾，避免幾種訊號平行佈線，必要時採用GND遮蔽層包裹隔離，不同時鐘或訊號之間間距 30mil以上，可放在GND和VCC層之間
  • 時鐘訊號儘量不採用跨界分割平面
  • 若時鐘線有過孔，在過孔相鄰位置加旁路電容，確保換層後，參考層的高頻電流回路連續。旁路電容所在電源層要是過孔穿過的電源層，並儘可能靠近過孔，建議不超過300mil
  • 上下拉電阻放在靠近時鐘源晶片
  • 阻抗匹配、等長
  • 不要驅動其他時鐘
• 佈線
  • 時鐘晶振：時鐘線先經過負載電容，再到達晶振，周圍打孔，GND遮蔽
  • 同源時鐘：時鐘線的並聯匹配電阻靠近負載晶片，串聯電阻靠近時鐘晶片或者CPU