PCB原理圖設計常見錯誤

1)ERC報告管腳沒有接入訊號:

a. 建立封裝時給管腳定義了I/O屬性;

b.建立元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上;

c. 建立元件時pin方向反向,必須非pin name端連線.

2)元件跑到圖紙界外:沒有在元件庫圖表紙中心建立元件.

3)建立的工程檔案網路表只能部分調入pcb:生成netlist時沒有選擇為global.

4)當使用自己建立的多部分組成的元件時,千萬不要使用annotate.

2.PCB中常見錯誤:

1)網路載入時報告NODE沒有找到:

a. 原理圖中的元件使用了pcb庫中沒有的封裝;

b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝;

c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝.如三極體:sch中pin number為e,b,c, 而pcb中為1,2,3.

2)列印時總是不能列印到一頁紙上:

a. 建立pcb庫時沒有在原點;

b. 多次移動和旋轉了元件,pcb板界外有隱藏的字元.選擇顯示所有隱藏的字元, 縮小pcb, 然後移動字元到邊界內.

3)DRC報告網路被分成幾個部分:

表示這個網路沒有連通,看報告檔案,使用選擇CONNECTED COPPER查詢。

另外儘量使用WIN2000, 減少藍色畫面的機會;多幾次匯出檔案,做成新的DDB檔案, 減少檔案尺寸和PROTEL僵死的機會.如果作較複雜得設計,儘量不要使用自動佈線。

在PCB設計中,佈線是完成產品設計的重要步驟,可以說前面的準備工作都是為它而做的, 在整個PCB中,以佈線的設計過程限定最高,技巧最細、工作量最大.PCB佈線有單面佈線、雙面佈線及多層佈線.佈線的方式也有兩種：

自動佈線及互動式佈線,在自動佈線之前, 可以用互動式預先對要求比較嚴格的線進行佈線,輸入端與輸出端的邊線應避免相鄰平行, 以免產生反射干擾.必要時應加地線隔離,兩相鄰層的佈線要互相垂直,平行容易產生寄生耦合。

自動佈線的布通率,依賴於良好的佈局,佈線規則可以預先設定, 包括走線的彎曲次數、導通孔的數目、步進的數目等.一般先進行探索式布經線,快速地把短線連通, 然後進行迷宮式佈線,先把要布的連線進行全域性的佈線路徑最佳化,它可以根據需要斷開已布的線，並試著重新再佈線，以改進總體效果。

對目前高密度的PCB設計已感覺到貫通孔不太適應了, 它浪費了許多寶貴的佈線通道,為解決這一矛盾,出現了盲孔和埋孔技術,它不僅完成了導通孔的作用, 還省出許多佈線通道使佈線過程完成得更加方便,更加流暢,更為完善。

PCB平臺：