賽靈思(Xilinx)BlockRam(Bram)的結構與讀邏輯解釋

EE2BSP發表於2019-02-10

如圖所示, bram的由很多latches和暫存器構成的bram塊構成,通過Mux資料選擇器,將資料送入輸出暫存器,最終輸出。由此圖可知,bram的reset僅僅對輸出暫存器重置,而不會重置內部儲存資料。

 

對於Bram的讀邏輯,由圖可以發現,en有效後,資料會在下一個時鐘上升沿後,出現在輸出暫存器上。也可以看到reset訊號,並不影響下一個時鐘訊號到來後輸出的值(MEM(bb)),隻影響這個時鐘訊號到來的輸出暫存器的值(如圖的INIT_VAL,這個值能夠在UI初始化介面設定,預設為0)。 這個邏輯和上面說的BRAM的結構圖中對reset訊號的位置是統一一致的,二圖對比看,能夠互相加強理解。

相關文章