這部分數字邏輯課上老師在講CMOS部分時有講過，當時在課堂上放了一個全英的視訊，沒怎麼看懂，現在在研究計算機系統，自底層說起，也得從這講起。
主要參考：
-
《嵌入式C語言自我素養》
-
b站相關科普視訊(文中給出連結)
00 從沙子到單晶矽
在所有的半導體材料中，目前只有矽在積體電路中大規模應用；在自然界中，Si是含量第二豐富的元素，如沙子中就含大量二氧化矽。
還記得高中化學必修一的內容嗎？從沙子中提取高精度矽：
這時我們得到的是多晶矽，我們將多晶矽放入高溫反應爐中融化，通過拉晶做出單晶矽棒（單晶矽棒可以做成不同的尺寸）。
接著，這些單晶矽棒就像切黃瓜一樣，切成一片一片的，每一片就被稱為晶圓（wafer）。晶圓就是設計積體電路的載體。晶圓表面需要特別平整光滑。
每一個晶圓上可以實現成千上萬個晶片電路，每一個小格子都是一個晶片電路的物理實現，叫做晶粒(Die)。
接下來，我們還要對晶圓上的晶片電路進行切割、封裝、引出管腳，然後就變成了市場上的晶片產品。焊接到開發版上，就是整機產品。
那麼晶圓上是如何實現電子電路呢？
電路基本由二極體、三極體、CMOS管...等構成，這些元件依賴於PN接面的實現。
01 PN接面原理
關於半導體的專業知識有一本專門的《半導體物理》在講，這裡我只整理我覺得對計算機系統相關且易理解的部分來整理。
半導體的導電性介於導體和絕緣體之間，在不同的環境條件下，半導體可以實現在導通和不導通之間轉換；
01-1 P/N型摻雜
矽就是一種半導體，其原子結構最外層是4個電子；當我們把一群矽放到一起，他們會以共價鍵的形式結合，此時每個矽原子外都有8個電子。這時導電性比較弱。
而如果我們用磷元素(P)代替其中的一個矽，可以料想我們會在共價鍵的基礎上多出一個電子，而這個電子受到的束縛比較弱，比較容易移動。這樣摻雜了P的矽(N型摻雜)導電性就會上升。
相對的，我們可以用B元素代替其中的一個Si，這樣它與周圍的Si只能形成3個共價鍵，其他位置的電子就可以移動到替換產生的空穴上；這樣其他位置就產生了空穴，等效為正電空穴的移動（大家可以聯想一下霍爾效應）；此時摻雜了B的矽(P型摻雜)導電性也上升了。
01-2
接下來我們進行熟悉的組合操作，我們將同一塊矽晶體的相鄰區域分別進行N型摻雜和P型摻雜。這就得到了一個PN接面。
-
因為N型摻雜區域的電子比較多，P型摻雜的區域空穴比較多，N區的電子就會擴散到P區與空穴結合。這時在兩區域的交界處，因為N區域失去了電子，所以這一側就會從中性變成顯正電性。
-
而P區域得到了電子就會顯負電性；這時就會存在一個從正電性區域指向負電性區域的電場，這個電場會驅使電子移動，電子會被正極吸引。
-
當1中的擴散作用和2中的電子受電場作用相等時，此時就平衡了。兩側電子就不再移動，流過PN接面的電流==0。中間這塊缺乏載流子(電子、空穴)、存在內電子的區域就叫做耗盡層。
（上圖中左N右P）
這個PN接面原理看起來很普通，但實際上由此結構它具有一個重要特性：單向導電性。
-
下面我們就可以討論這一特性在電路中的應用：
-
當P接正極，N接負極。
此時就會削弱PN接面的內建電場，當外加電場足以抵消向右的內建電場，平衡就會被打破，電子就會跨過耗盡層不斷流動。此時電路導通。
-
反接。當P接負極，N接正極。
此時外加電場和內建電場方向相同，增強了向右的電場，這會把所有的電子向左邊趕，這時耗盡層就會被加寬，電子幾乎無法跨過這個電場形成迴路（如果形成那就是被擊穿了）。此時電路不導通/高阻性。
-
總結。電流可以從P流向N，不能從N流向P。
-
01-3 從PN接面到MOSFET
首先，MOSFET全稱：金屬-氧化層半導體場效電晶體。
在理解PN接面的基礎上，我們設想：
在一塊純矽中，兩個肩膀的區域進行N型摻雜，往其他區域進行P型摻雜，考慮到上面的耗盡層，就會是這種狀況。
接著，在兩個N區域接正負極。
可見，正這接的時候，負極是P往N可以導通，但正極是N到P不導通。
如果我們想要這個迴路導通怎麼辦？
我們考慮一個模型：兩個金屬板，中間是絕緣層，當接上正負極時，正極板帶正電，負極板上聚集電子，中間的絕緣層中存在自上向下的電場。
如果我們把這個結構裝到前面的那個圖裡：上面是正極的金屬板，中間是絕緣層，下面用P當作負極金屬板。
這時候再通電，中間的P區域就會有大量的電子被吸引。這個過程填充了部分空穴，但還會多出一些電子，產生對後來電子的斥力，靜電作用與電場平衡後，可想而知會產生新的耗盡層。
這時，P型在耗盡層上方的區域，其實與左右的N區一模一樣。此時最開始的不導通電路就導通了。這個區域就被稱為N溝道。
這意味著什麼呢？這意味著我們得到了一個可以用電壓控制的電路通斷開關。當給中間的電極施加正向電壓至超過閥值，整個電路就可以導通。
在數字邏輯課程中，我們叫中間的電極為柵極Gate，左側為源極Source，右側為漏極Drain
聯絡課本：
-
高於閾值電壓 導通 ，低於閾值電壓 不能導通 的MOSFET，稱為 NMOS；
-
如果將上面的NP反過來，同時把Gate極的正負極調換方向，給G極施加反向電壓，則：
-
高於閾值電壓 不導通；
-
低於閾值電壓 導通。
這就是 PMOS。
-
它們的記號是這樣子的。
如果把NMOS和PMOS的漏極D連線起來，就得到了一個CMOS。
接下來就可以連線到數字邏輯課程：
如果我們的兩個Gate連線起來作為輸入端A，兩個已連線的漏極D作為輸出端B，PMOS的Source級接入VDD，NMOS的Source級接入VSS，就得到了一個 非門。
在此之後我們就超脫了半導體物理層，抽象出了完整的數字邏輯層次的知識了。
02 半導體工藝
上一部分主要是從半導體物理層講到與數字邏輯層次的介面，而數字邏輯層是設計晶片的part之一。
下面我們再來看一看我們是如何在一個晶圓上實現邏輯電路的。
實現電路會包含半導體工藝的各個方面：氧化、光刻、顯影、刻蝕、擴散、離子注入、薄膜沉澱、金屬化等等。
在這裡我主要了解一下離子注入和光刻這兩個部分。簡單來說：
-
離子注入就是前面反覆提到的摻雜，產生PN接面。
-
光刻(用光雕刻)，則是給離子注入開鑿各種所需的視窗。
02-1 簡談
從它的功能簡要就可以看出，這一步驟需要依據電路圖實現對應視窗的開鑿。
在瞭解過程之前，我們需要先對幾個物件有個直觀的認識：
-
光刻機：
就像一臺奈米級的印表機，發光將光掩膜上的圖形投射到矽片上。
-
光刻膠：
分正膠和負膠；
正膠是一種見光死的材料，只要被特定波長光照射，就會疲軟，進而被溶解清除。負膠則相反。
利用這種特殊的光敏性，就能用光雕刻晶片。
-
掩膜版/光掩膜：
晶片的藍圖，我們可以將晶片的電路版圖儲存在掩膜版上。是一張玻璃遮光版。
那這些東西是如何工作的呢？
對於一個晶片，我們在黑暗中給矽片塗一層光刻膠，然後照上光掩膜進行曝光(光刻機紫外線)，光掩膜上電路部分的膠體就會疲軟，隨後就能被溶劑洗掉。留下的光刻膠就成為保護膜。接下來用能腐蝕矽的溶劑(高中化學老師說的氫氟酸)，把沒有光刻膠保護的電路擬建區域，腐蝕掉一層。最後把光刻膠保護膜也清除。這樣就完成了同時性的雕刻工作(刻蝕)。
另一種方式是做加法（化學氣相沉積法）。
與離子注入結合來看。減法為例，我們將需要注入的部分刻蝕掉，而保留不需要注入的部分。
總結過程：塗膠、曝光、沖洗。
詳細過程可以
02-2 光刻（機）為什麼重要
在前面的部分可以看出，光刻是對矽片的雕刻，是後續步驟的根基，在工序中佔時長的1/2，1/3的成本。
而對於光刻機，對於積體電路規模越來越大、尺寸越來越小(7nm、5nm)，這要求對電路圖形的解析度要特別高，即對光刻機的要求越來越高，高階光刻機因此昂貴。此前聞名媒體的荷蘭巨頭ASML的光刻機，零售價1億歐元。
晶片電路要想焊接到電路板上，還需要切割、封裝、引出管腳、晶片測試等流程。再經過包裝，才是我們見到的樣子。
封裝主要就是給晶片套上外殼，引出管腳，方便焊接到板子上，常見的封裝形式有：DIP、QFP、BGA、SCP、MCM、PoP(新興智慧)。