VPX訊號處理卡設計資料第9篇:基於C6678+XC7V690T的6U VPX訊號處理卡

hexiaoyan920發表於2021-11-23

基於C6678+XC7V690T的6U VPX訊號處理卡


 

一、

    本板卡基於標準6U VPX 架構,為通用高效能訊號處理平臺,系北京太速科技自主研發。板卡採用一片TI DSP TMS320C6678和一片Xilinx公司Virtex 7系列的FPGA XC7V690T-2FFG1761I作為主處理器,Xilinx 的Aritex XC7A200T作為輔助處理器。XC7A200T負責管理板卡的上電時序,時鐘配置,系統及模組復位,程式重配等。為您提供了豐富的運算資源。如圖 1所示:

 

訊號處理平臺原理框圖

二、設計參考標準 

  •   ●  VITA46.0 VPX Base Standard
  •   ●  VITA46.3 Serial RapidIO on VPX Fabric Connector
  •   ●   VITA46.4 PCI Express on VPX Fabric Connector
  •   ●   VITA46.7 Ethernet on VPX Fabric Connector

三、  

  •   ●  資料速率1333MHz;
  •   ●  DSP外掛NorFlash容量32MB;
  •   ●  DSP採用EMIF16-NorFlash載入模式;
  •   ●  DSP連線一路1000BASE-T千兆乙太網至前皮膚;
  •   ●  DSP連線一路1000BASE-T千兆乙太網至VPX P4;
  •   ●  DSP連線PCIe x2 至VPX P2;
  •   ●  FPGA外掛兩簇DDR3,每簇容量4GB,位寬64bit,總容量8GB;資料速率1600MHz;
  •   ●  FPGA 外掛NorFlash容量128MB;
  •   ●  FPGA的載入模式為BPI模式;
  •   ●   FPGA外接2路FMC-HPC;
  •   ●  FPGA 連線GTH x8至VPX P1;
  •   ●    FPGA 連線GTH x4至VPX P2;
  •   ●  FPGA 連線一路QSFP+至前皮膚;光口速率40Gbps;
  •   ●   DSP和FPGA通過 SRIO x4 @ 5.0Gbps /per Lnae互聯;
  •   ●   DSP和FPGA實現GPIO,SPI 互聯;
  •   ●   DSP和CFPGA 實現GPIO,SPI,EMIF互聯; 
  •   ●   FPGA和CFPGA實現GPIO 互聯;
  •   ●   CFPGA 連線一路1000BASE-T千兆乙太網至VPX P4。
  •   ●   板卡要求工業級晶片。結構滿足抗震要求。

四、物理特性

              ● 工作溫度:商業級 0℃ ~ +55℃,工業級-40℃~+85℃
              ● 工作溼度:10%~80%

五、

              ● 單電源供電,整板功耗:40W
        ● 
電壓:DC +12V,5A 
        ● 
 紋波:≤10%

六、

       訊號處理,無線電通訊領域。

七、採集儲存計算一體應用

   本應用模式,是通過VPX 進行擴充套件後板,接入四路M.2的固態硬碟儲存。

每塊儲存盤與FPGA之間採用PCIE3.0 x4介面,可將單塊儲存盤的效能都得到充分發揮。例如:單盤持續讀寫頻寬≥2GB/s,則單盤的儲存陣列持續讀寫頻寬≥2GB/s;當多塊盤並行工作時,儲存陣列讀寫頻寬成指數增長,2塊盤則≥4GB/s,4塊盤則≥8GB/s,以此類推。

儲存陣列的儲存容量由單盤配置決定,目前單塊NVME儲存盤儲存容量可選擇512GB、1TB、2TB、4TB、8TB、16TB。例如配置4塊儲存盤,則儲存陣列容量最高可達64TB。

   硬碟管理通過檔案系統,FPGA的PCIeX4與 6U VPX主機板互聯,作業系統直接對映管理硬碟,也可以通過前皮膚QSFP+ 光纖匯出給其他伺服器裝置。

  FMC子卡可以擴充套件高速AD,DA, 也可以擴充套件8路光纖,影像子卡等。

  本方案優勢就是集中的進行採集,儲存,計算一體化,降低硬體成本、功耗,減小裝置體積、重量。帶來的問題就是FPGA程式整合度很大,開發難度高。

 

 

來自 “ ITPUB部落格 ” ,連結:http://blog.itpub.net/31555632/viewspace-2843572/,如需轉載,請註明出處,否則將追究法律責任。

相關文章