海思HI3519a晶片資料資料介紹

Hi3519V101 作為新一代行業專用HD IP攝像機SoC，整合新一代ISP，採用業界最新的H.265 影片壓縮編碼器，同時採用先進低功耗工藝和低功耗架構設計，這一切將使得Hi3519V101在低位元速率、高影像質量和低功耗方面持續引領行業水平。創新性的硬體支援90度/270度旋轉功能和鏡頭幾何校正功能，可以滿足監控應用的各種場景需求。

Hi3519V101支援3A 演算法，使用者可以基於此實現包含一體機機芯在內的各種機型設計。整合POR、RTC、Audio Codec並支援多種Sensor 電平及各種時鐘輸出等功能，將極大的降低基於Hi3519V101 的 HD IP 攝像機 EBOM 成本。配合海思穩定和易用的SDK 設計，能夠支撐客戶快速產品量產，並實現 DVR/NVR 和 IP 攝像機的系統佈局。

Hi3519V101 應用框圖：

HI3519晶片規格：

處理器核心

• - A7 @ 800MHz，32KB I-Cache，32KB D-Cache / 128KB L2快取  

• - A17 @ 1.2GHz，32KB I-Cache，32KB D-Cache / 256KB L2快取

• - 霓虹燈加速，整合FPU

• - ARM big.LITTLE架構 

影片編碼

• - H.264 BP / MP / HP H.265主要配置檔案

• - H.265主要配置檔案

• - H.264 / H.265 I / P /

• - MJPEG / JPEG基線

音訊編碼/解碼

• - 使用軟體符合多種協議的語音編碼/解碼

• - G.711，ADPCM和G.726協議

• - AEC，ANR和ALC

音訊介面

• - 整合音訊編解碼器，支援16位音訊輸入和輸出

• - 用於連線外部音訊編解碼器的I2S介面

• - 立體聲麥克風差分輸入，降低背景噪音

外圍介面

• - POR

• - 一個整合的高精度RTC

• - 一個四通道SAR ADC

• - 五個UART介面

• - IR介面，I2C介面，SSP主介面，GPIO介面

• - 8個PWM介面（4個獨立介面，4個與其他引腳複用）

• - 兩個SDIO 3.0 / SDIO3.0介面，支援SDXC

• - 一個USB 3.0 / 2.0主機/裝置埠

• - 一個PCIe2.0主/從模式

• - RGMII / RMII / MII，100/1000 Mbit / s全雙工或半雙工模式，PHY時鐘輸出和TSO網路加

SDK

• - 基於Linux-3.4的SDK

• - 高效能H.264 / H.265 PC解碼庫

安全引擎

• - 使用硬體的各種加密和解密演算法，例如AES，DES和3DES

• - RSA1024 / 2048/4096簽名驗證演算法

• - 硬體防篡改HASH演算法，支援HASH SHA1 / 256，HMAC SHA1 / 256演算法

• - 整合512Bit OTP儲存空間和硬體隨機數發生器

Hi3519V101 晶片邏輯框圖：

注：以上資訊，可借鑑Hi3519V101 datasheet資料，下載資料可到一牛網論壇