SDRAM簡要歷史

幾乎每個人都知道，生產的大部分DRAM最終都將用在桌上型電腦和膝上型電腦中。實際上生產的所有DRAM中約有90％用於計算機，而剩下的10％作為方形釘敲入圓孔中。越來越多的SoC設計需要某種形式的外部儲存器的介面。現代化的DDR2 SDRAM具有供電安全性，高儲存容量，低成本和合理的通道頻寬的特性，但具有笨拙的介面和複雜的控制器問題。
 
結合內部DRAM陣列產生的獨特命令結構，SoC設計人員面臨著將現代DRAM介面納入其設計的艱鉅任務。
 
SDRAM的簡要歷史
 
在過去的15年中，商品DRAM的發展使介面峰值頻寬增加了2000％以上。儘管沒有人能夠改變物理學的基本原理並對基本隨機行訪問的延遲進行類似的改進，但引腳頻寬的增加和突發資料的訪問能力已幫助縮小了與典型處理器之間的差距。對更快的記憶體頻寬的無限滿足。在此期間，聯合電子裝置工程委員會（JEDEC）委員會稱為JC42，一直是商品DRAM行業標準的主要溫床。
 
1993年底，JEDEC釋出了原始的 標準，該標準最終被稱為PC100 SDRAM標準。將SDRAM的時序引數推向實際極限，導致PC133 SDRAM將通道頻率提高到133MHz。
 
到1990年代後期，JEDEC已經有了堅實的DRAM路線圖。從1996年開始到2000年6月結束，JEDEC制定了DDR（雙倍資料速率）SDRAM規範（JESD79）。為了對需要更高頻寬的系統進行重大改進，DDR SDRAM對PC100和PC133 SDRAM進行了重大改進，包括雙邊沿時鐘（又稱雙倍資料速率或DDR時鐘），源同步資料選通，SSTL_2低壓訊號傳輸和內部延遲鎖定環（DLL）。 隨後在2003年（JESD79-2）被指定，其引腳頻寬高達800Mb / s，是DDR SDRAM的兩倍。
 
在DDR和DDR2 SDRAM標準的開發過程中，工程師將更多的注意力集中在整體系統時序預算上，以及在這些方面可以解決限制效能的關鍵領域。DDR時鐘是一種行之有效的概念，可以在避免出現更高頻率時鐘的同時提高頻寬（儘管確實把重點放在了時鐘佔空比要求上）。DDR和DDR2 SDRAM標準中最值得一提的要素可能是採用源同步時鐘並結合了片上DLL（或等效電路）。