input delay和output delay講解

simoma發表於2020-12-03

我的理解是set_input_delay和set_output_delay都是描述你的外圍設計的時序特性的,認為驅動這些訊號的時鐘與當前設計是同步的,其中set_input_delay是說外部電路驅動某輸入訊號到你的設計的埠需要多少時間,那對應的一個週期去掉這部分之後就是留給你的輸入訊號的margin了。對於輸出訊號, 你可同理推之,set_output_delay的意思就是從你的設計的輸出埠到它的fanout邏輯使用的時間,那一個週期減少這部分時間,就是你的設計驅動這些輸出訊號的margin了。

相關文章