常識:Verilog語法-generate-for

NoNounknow發表於2024-03-20

generate-for只針對於module、reg、net、assign、always、parameter、function、initial、task等語句或者模組,而for只針對於非例化的迴圈。

generate-for語句必須要注意三點:

1.使用genvar 定義變數,作為generate中的迴圈變數

2.generate中定義的for語句,必須要有begin,這為後續增加標籤做準備

3.begin必須要有名稱,也就是標籤,即begin:標籤,因為標籤會作為generate迴圈的實際名稱

相關文章