2 verilog與Systemverilog兩種語言編寫打兩拍

1 本節目錄

1）Verilog簡介

2）Systemverilog簡介

3）打兩拍verilog編碼

4）打兩拍Systemverilog編碼

5）本節結語

2 Verilog簡介

Verilog HDL是一種硬體描述語言，以文字形式來描述數字系統硬體的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表示式，還可以表示數字邏輯系統所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬體描述語言，都是在20世紀80年代中期開發出來的。前者由Gateway Design Automation公司（該公司於1989年被Cadence公司收購）開發。兩種HDL均為IEEE標準。

Verilog HDL是一種硬體描述語言，用於從演算法級、門級到開關級的多種抽象設計層次的數字系統建模。被建模的數字系統物件的複雜性可以介於簡單的門和完整的電子數字系統之間。數字系統能夠按層次描述，並可在相同描述中顯式地進行時序建模。

Verilog HDL 語言具有下述描述能力：設計的行為特性、設計的資料流特性、設計的結構組成以及包含響應監控和設計驗證方面的時延和波形產生機制。所有這些都使用同一種建模語言。此