EMC訊號完整性落地實測1---走出玄學
無論我們從51微控制器，STM32電路，運放，感測器，ADC採集還是可控矽閘流體等等電源電路跨入到電子工程師的行業，我們通常會長時間處於低頻的電子電路設計除錯階段，通常我們處理的是幾百Hz或者幾K Hz的訊號通路。偶爾會有RS232,RS485，IIC，SPI或者CAN匯流排之類的通訊讓我們的PCB經歷幾百K Hz的訊號。這些其實涵蓋了大部分的電子應用場景，我們在這個階段更多的關注電路功能的實現，並沒有也不太需要考慮訊號完整性或者EMC的問題。
總有一天我們會在新的專案中發現我們遇到了一些瓶頸。有時候通訊會莫名其妙的通訊錯誤，有些PCB板子會莫名其妙的有很大的干擾，達到M級訊號的板子按以前的佈線習慣變得不再穩定可靠。這時，阻礙電子工程師進階的EMC和訊號完整性問題擺在了我們面前。如果你遇到了類似的問題，那麼恭喜，說明你已經到了另一個新臺階了。
EMC和訊號完整性是獨立於電子電路功能設計的另一門學問了，我們可以找到很多這方面的資料，大部分會告訴我們理論知識和經驗準則。比如，在高速訊號的情況下，電容電阻都不再單純的看做是電容和電阻了，甚至連路徑上的過孔也會有影響。PCB佈線不再是布通就可以了，還需要考慮訊號流動的路徑；佈線和佈線之間的間距以及下方是否鋪地也要考慮了，甚至關鍵的訊號佈線長度都需要考慮等等。這些對於射頻工程師來說都是需要掌握的基本技巧，對於其他領域的廣大電子工程師來說，這些就是高手和普通選手之間的進階知識了。
對於大多數工程師來說，EMC和訊號完整性的一些經驗法則，近乎玄學，我們知道要按照這條法則去做，但是並不直觀的知道這樣做和不這樣做差別多大，沒有直觀的感受。因為這些法則的總結是靠非常昂貴的專業裝置，在不計成本的實驗中總結的，我們普通大眾電子工程師是沒有機會去做實驗感受和吸收的，只能被動接受這樣的理論指導，完全沒有其他電子電路知識那樣的體驗。
我們通過LOTO虛擬示波器和它的EMC測試模組，對一些重要的EMC和訊號完整性經驗法則進行直觀的落地實測，方便大家直觀看到，這些法則的效果，打破玄學，加深理解。
我們動手的第一條法則：訊號發射出去的驅動路徑和迴流到地構成的返回路徑，圍繞出來的環路面積越小越好。環路面積越大，造成的噪聲耦合和EMI電磁干擾越嚴重。
如下圖所示：
為了落地實測，我們簡單做了一個實驗板，原理圖和PCB如下所示，有需要的同學可以直接跟我要原始檔：
板子使用USB供電或者外接5V電源供電，一個電源開關，放了4個3.3V的有源運放，分別是80M，48M,11M，3.68M。當然你可以放自己想要觀測的頻率的晶振。這些晶振通過跳線選擇一個晶振頻率輸出，沿著A出發，經過2號區域，到3號區域，然後經過4號區域返回到5號區域。在PCB右側的跳線可以選擇這個晶振訊號的負載電阻是多大，從1M到200歐可以選擇一個。這樣我們可以直觀看到，一個高速訊號，頻率是跳線選擇的晶振頻率，在PCB上驅動了一個跳線選擇的負載電阻，形成了PCB絲印上的A->C的環路。我們也可以在兩個跳線上通過跳線把沿著訊號佈線下面的一條地線連線通，那麼訊號的環路變成了A->B，比原來的A->C小了環路面積小了很多。我們看下實物：
我們選擇48M晶振，然後使用負載100K,使用A->C環路，LOTO虛擬示波器OSCH02，以及E01模組，我們實測1區域的EMC訊號完整性的情況，搭建場景如下：
我們在測試板的1號區域，測得EMI的頻譜如下所示，可以看到有一個幅值非常大的48MHz的電磁輻射，幅值超過了0.15V:
我們可以以48M為中心頻率，檢視細節：
我們保持其他不變，通過接地跳線把訊號的地迴路改為A->B，同樣在測試板的1號區域，測得EMI的頻譜如下所示，可以看到48MHz的電磁輻射明顯減小，幅值變為0.073V:
同理，我們測下3.68M晶振的也是類似的情況，如下圖所示，規律也是環路面積大，EMI電磁干擾強度就大，不同的是，3.68M晶振的頻譜圖裡會看到很多諧波分量，這是由於我們這個視窗的監測範圍是125M，在這個範圍內，可以顯示3.68M的多次諧波。晶振本身是近似方波的訊號，所以會有很多次諧波，只是之前測的48M的多次諧波超出了視窗觀測範圍沒有看到而已。高次諧波並不是客觀存在的，他是FFT的數學表達，我們在觀測EMC的頻譜時要注意這一點。
我們很直觀的看到，同一個高頻訊號，在PCB電路板上不同的路徑造成不同的環路面積的情況下，截然不同的EMI電磁干擾強度。我們不僅僅驗證訊號完整性佈線準則的最小環路面積要求，也可以用LOTO示波器+E01電磁相容擴充套件檢測模組來直接測試我們已有的電路板的電磁相容EMC問題。