一、uart簡介
二、uart串列埠通訊實驗
其中：
sys_clk為系統時鐘。uart_rxd為串列埠從上位機接收到的資料，
當檢測到uart_rxd出現下降沿（起始位），start_flag產生正向脈衝，rx_flag也被拉高，
clk_cnt為時鐘計數器，由0計數到433，rx_cnt為接收資料計數器，當計數到第九位且時鐘計數達到波特率的一半時，將rx_flag置低。
在實驗中，我們將傳入的8bit資料存入一個臨時暫存器rx_data（圖中未體現），當計數到第九個時，uart_done訊號產生正向脈衝，表示一次串列埠通訊結束，此時將臨時暫存器rx_data賦值給資料輸出uaret_data。
注：為了防止亞穩態的影響，我們將打兩拍後的uart_rxd賦值給臨時暫存器中