龍芯2H晶片處理器引數效能介紹

龍芯2H是面向安全適用計算機設計的高整合度系統晶片。片內整合定點處理器、浮點處理器、流媒體處理和圖形影像處理功能，以及南橋、北橋等配套晶片組功能。

龍芯2H內部採用多級線總結構。處理器核、記憶體控制器、圖形媒體模組、PCIE和南橋使用交叉開關互連。南橋內為共享線總，連線GMAC、USB、SATA、HDA、DMA 等IO裝置。低速外設（I2C/UART 等）作為一個集合加在南橋線總上。

龍芯2H結構圖：

1.1 晶片特性
1.1.1 處理器核
MIPS64 R2 體系結構相容
包括 2 個全流水的 64 位雙精度浮點乘加部件；
64KB 資料 Cache 和 64KB 的指令 Cache；
512K 二級 Cache；
透過目錄協議維護多核及 I/O DMA 訪問的 Cache 一致性；
x86 虛擬機器支援
EJTAG 支援

1.1.2 媒體處理器
支援 AVS、H.264、VC-1 解碼；
支援 1080p 高畫質

1.1.3 GPU
支援 OpenGL ES2.0, OpenGL ES 1.1
支援 OpenVG
透過 Futuremark 認證
動態電源耗理
支援 BitBLT 和 Stretch BLT
矩形填充
硬體畫總
單色字型渲染
ROP2，ROP3，ROP4
Alpha 混合
32Kx32K 座標系統
透明支援
YUV 色域空間轉換
高質量縮放

1.1.4 顯示控制器
雙顯示輸出（CRT/DVO）
硬體游標
伽瑪校正
輸出抖動
最高畫素時鐘(CRT 200MHz, DVO165MHz 1080p)
支援總性顯示緩衝
上電序列控制
低功耗耗理
VGA 電源耗理

1.1.5 DDRII 控制器
64位DDRII/III 控制器，工作頻率 400MHz, ECC
可配置為32位模式

1.1.6 SATA控制器
2個獨立SATA 埠，支援SATAII 硬碟，AHCI 相容
支援 SATA 1.5Gbps 和 SATA2 代 3Gbps 的傳輸
相容序列 ATA 2.6 規範和 AHCI 1.1 規範

1.1.7 USB2.0控制器
6 個獨立的 USB2.0 的 HOST 埠
其中 1 埠可配置為 OTG 模式
相容 USB1.1 和 USB2.0
內部 EHCI 控制和實現高速傳輸可達480 Mbps
內部 OHCI 控制和實現全速和低速傳輸
低功耗管理

1.1.8 GMAC控制器
兩路 10/100/1000Mbps 自適應乙太網 MAC
雙網路卡均相容 IEEE 802.3
對外部 PHY 實現 RGMII 介面
半雙工/全雙工自適應
Timestamp 功能
半雙工時，支援碰撞檢測與重發（CSMA/CD）協議
支援 CRC 校驗碼的自動生成與校驗，支援前置符生成與刪除
支援網路開機

1.1.9 LPC控制器
相容 LPC Rev1.1 標準
支援系統啟動

可參考“龍芯2H規格書（）”