基於嵌入式STT-MRAM的架構方案

本文由 宇芯電子介紹關於新型的晶片架構,將嵌入式磁儲存晶片STT-MRAM應用於晶片架構設計中,與傳統晶片架構相比較,能夠降低晶片漏電流,減少晶片靜態功耗，延長手持裝置的線上工作時長,降低整體使用成本。
 
本方案的技術特徵在於:
(1) 用相容SRAM的嵌入式  IP取代傳統的SRAM單元。SRAM-like的匯流排介面訊號包括片選CS、寫使能WE、讀使能RE、輸出使能訊號OE、復位 RST、時鐘CLK、地址線A、資料輸入線 DIN和資料輸出線DOUT。除了一些序列配置介面之外,基本與SRAMIP的介面保持一致，非常便於SOC的系統整合。
 
如圖1為應用嵌入式STT-MRAM之後的新型晶片架構示意圖。
 

 

 
(2)嵌入式eMRAM的主要作用在於:取代片上的 單元，用來儲存系統互動資料和作為資料快取。同時對於擁有TCM (Tightly CoupledMemory)技術的ARM核來說,用一塊貼近ARM的MRAM ,可以用來存取指令,提升CPU取指令和執行的速度,進一步提升系統整體的效能。
 
(3)靜態漏電流的顯著降低。圖2和圖3描述了傳統的帶資料保持功能的Memory ( RetentionMemory)和eMRAM的供電示意。
 

 

 
對於具有資料保持功能的SRAM,本身帶有兩個電源,主電源和次電源。主電源給SRAM 外圍邏輯和讀寫電路供電，在進入低功耗模式時可以關閉。次電源對SRAM內部的資料鎖存單元進行供電,一直保持開啟，目的是在進入低功耗模式下保證SRAM 原先儲存的資料部分不丟失。因此對於RetentionSRAM中靜態功耗的損耗主要是由內部資料保持單元的電源無法完全關斷造成的。
 
對於 來說，由於內部儲存單元具備掉電不易失特性，因此當晶片進入低功耗模式時，MRAM的電源VDD可以完全關斷,因而MRAM儲存部分的漏電流能夠完全消失。與SRAM相比較，晶片在低功耗模式下的靜態功耗會有明顯降低。
 
採用基於ARM Cortex-M3核心的參考晶片設計進行了實驗，該設計採用4塊大小為32kB的單口雙電源Retention SRAM。基於GlobalFoundaries 22nm FD-SOI的工藝庫評估顯示,當晶片工作在0.8V標準電壓，室溫25℃時,SRAM部分的靜態功耗為0.175mW;當晶片工作在50MHz的工作頻率時，採用50%的翻轉率進行估算,晶片的整體功耗為3.83mW。如果採用本文提出的新型晶片架構，用STT-MRAM來替換SRAM ,功耗能夠降低約5%左右。如果對於內部SRAM比例更大(約30%-40%)的手機處理器來說,所節省的靜態功耗會更明顯,可以達到8%-10%左右。

 

 
基於嵌入式STT-MRAM的新型晶片架構,能夠在先進工藝節點下在一定程度上降低晶片的漏電流及靜態功耗,從而使手持式物聯網裝置獲得較原來更長的線上工作時長,降低TCO成本並提升產品競爭力。其在功耗要求高的手持裝置、可穿戴裝置、物聯網領域具備廣泛的應用前景。