學點不一樣的技術：FPGA可重構技術——FPGA晶片

FPGA可重構技術就是通過上位機控制在FPGA執行過程中載入不同的Bitstream檔案，FPGA晶片根據檔案內的不同邏輯將內部的資源全部或部分進行重新配置以達到多種功能任務動態切換的目標，從而提高了使用FPGA進行開發的靈活度。 加我VX：atstudy-js 回覆“測試”，進入 自動化測試學習交流群~~

FPGA上的可重構技術根據FPGA晶片內部的不同結構可以分為兩種，分別是動態可重構和靜態可重構。如果FPGA晶片是常規的SRAM結構，那麼它只能做到靜態可重構，重構過程必須首先傳送中斷指令停止正在執行的程式，之後再把全新的Bitstream檔案載入到FPGA上。而如果FPGA晶片是特殊結構，那麼它就可以進行動態可重構，重構過程可以在FPGA執行時期進行，動態可重構不但可以在系統執行時期隨時改變模組引數，甚至可以在系統執行時期在FPGA內部的可重構區域動態重構電路邏輯。

FPGA的動態可重構又可以分為動態全域性可重構和動態區域性可重構。動態全域性可重構是指上位機給FPGA晶片載入一個全新的配置檔案，而這個配置檔案包含了新的任務需求所要涉及的整片FPGA內所有資源，從而實現FPGA重新配置，上一個任務實現的所有邏輯電路將全部消除。在重構操作執行前，首先在外掛儲存器中載入多個不同任務需求的配置檔案，同時每個配置檔案中都包含該任務所需要涉及的FPGA晶片全部邏輯資源。正是因為每一個配置檔案都包含了整塊FPGA晶片的所有資源，所以動態全域性可重構只能從外掛儲存器中選擇將一個配置檔案載入到FPGA晶片中。當這個配置檔案對應的任務結束後，再選擇另一個新的配置檔案載入到FPGA晶片中，通過不同配置檔案的分時載入實現系統功能任務的切換。

這種動態全域性可重構的實現方式比較容易，只需要在配置檔案中寫入該功能任務所包含的FPGA全部資源，但是這種實現方式因為包含全部資源而導致檔案較大，配置的時間也就相應變長。尤其是在兩個功能任務對應的邏輯電路相差不大的配置檔案先後進行重構時，本可以只改變相差部分的邏輯電路，卻要對FPGA晶片內部的全部資源重新進行改變。

相比於動態全域性可重構，動態區域性可重構具有更大的靈活性。它只需要針對兩個功能需求之間不同的部分邏輯功能生成配置檔案，並載入到FPGA中指定的可重構區域進行重新配置，而在FPGA中指定的靜態區域中的邏輯電路並不需要發生改變。

假設一個系統要先後切換兩個功能，而這兩個功能需要使用4個配置檔案。其中的功能1需要使用配置檔案1、配置檔案2和配置檔案3，功能2需要使用配置檔案1和配置檔案4。

由於配置檔案1在功能1和功能2中都需要，因此首先向FPGA的靜態區域載入兩個功能都需要的配置檔案1，然後在可重構區域載入配置檔案2和配置檔案3。功能1執行結束後切換成功能2，由於配置檔案1在功能2中仍然需要，因此在動態區域性可重構中只需要將之前載入到FPGA可重構區域的配置檔案2和配置檔案3對應的邏輯電路消除，重新載入配置檔案4生成對應的邏輯電路就可以完成功能2的執行。

在兩個功能切換的過程中配置檔案1所在的靜態區域並沒有發生改變。

動態區域性可重構因為只重構部分割槽域，所以配置檔案中的重構內容也相應變小，重構時間也隨之縮短。但是動態區域性可重構的難點在於靜態區域和可重構區域的大小劃分是否可以滿足系統功能要求、分別處在兩個區域的模組之間如何進行通訊以及如何在可重構區域進行合理的佈局佈線。因此使用動態區域性可重構的實現過程相對複雜。 

最後：

可以我的個人V：atstudy-js，可以免費領取一份10G軟體測試工程師面試寶典文件資料。以及相對應的視訊學習教程免費分享！，其中包括了有基礎知識、Linux必備、Mysql資料庫、抓包工具、介面測試工具、測試進階-Python程式設計、Web自動化測試、APP自動化測試、介面自動化測試、測試高階持續整合、測試架構開發測試框架、效能測試等。

這些測試資料，對於做【軟體測試】的朋友來說應該是最全面最完整的備戰倉庫，這個倉庫也陪伴我走過了最艱難的路程，希望也能幫助到你！