當在組合邏輯中使用if-else語句或case語句時,如果條件判斷中產生了“保持”的結果,則會產生鎖存器,這在FPGA設計中是不被允許的,如下例程式碼所示:
always @(*) begin
if(a>50) begin
b = 0;
end
else if(a < 50) begin
b = 1;
end
end
在上述程式碼中,當 a=50 時,b的值會保持,產生了一個鎖存器。
當在組合邏輯中使用if-else語句或case語句時,如果條件判斷中產生了“保持”的結果,則會產生鎖存器,這在FPGA設計中是不被允許的,如下例程式碼所示:
always @(*) begin
if(a>50) begin
b = 0;
end
else if(a < 50) begin
b = 1;
end
end
在上述程式碼中,當 a=50 時,b的值會保持,產生了一個鎖存器。