Canalys：2024年Q3全球High-NA EUV光刻機市場競爭分析 英特爾獨佔首發6臺份額

尤其是隨著ASML High-NA EUV光刻機的問世，這一目前世界上最先進的晶片製造裝置，顯著提升了晶片的電晶體密度和效能，這對於實現2nm以下先進製程的大規模量產至關重要。

在此形勢下，英特爾、臺積電、三星、SK海力士等晶圓製造大廠伺機而動，爭相匯入或宣佈High-NA EUV光刻機市場進展，預示著半導體行業將迎來新一輪的技術革新和競爭高潮。

英特爾：時運不濟

在半導體巨頭中，英特爾是率先向ASML訂購新型High-NA EUV裝置EXE:5000的企業。

早在2023年12月，英特爾就拿下了全球首臺High NA EUV光刻機，並於今年4月宣佈其已在位於美國俄勒岡州希爾斯伯勒的Fab D1X研發晶圓廠完成世界首臺商用High-NA(0.55NA) EUV光刻機的組裝工作，目前已進入光學系統校準階段，並計劃在其18A（1.8nm）和14A（1.4nm）節點上使用。

今年8月，英特爾又宣佈成功接收全球第二臺價值3.83億美元的High-NA EUV光刻機，目前在俄勒岡州的晶圓廠已經順利完成安裝除錯。

ASML早些時候曾表示，2nm光刻機近期的產能只有10臺，預計到2028年才能每年生產20臺。值得注意的是，這10臺最新光刻裝置，公開資料顯示有6臺已被英特爾拿下。

可見，在最先進光刻機的匯入進展上，英特爾取得了遙遙領先的優勢。

常言道“吃一塹，長一智”，而英特爾之所以如此積極的選擇High-NA EUV裝置，實際上很大原因在於其此前在EUV上跌過的跟頭。

Tick-Tock模式潰敗、錯失EUV技術視窗

眾所周知，英特爾與ASML合作了數十年時間，推動了光刻技術從193nm浸沒式光刻技術發展到EUV，但出於成本考慮，英特爾時任CEO不願採用昂貴的ASML EUV光刻機，選擇不在其10nm工藝中使用該技術，而是使用DUV光刻機進行四重圖案化，結果導致英特爾在良率方面遇到了重重困難。

回顧歷史能看到，2011年英特爾首發了22nm FinFET工藝，遠超當時臺積電、三星的28nm，技術優勢可謂遙遙領先。然而從14nm節點開始，英特爾接連遭受重創。

2014年，英特爾和三星都實現了14nm製程晶片的生產，可到2017年，臺積電已經推進到10nm、7nm工藝，英特爾卻因為不願意採用最新的EUV光刻技術，導致其原計劃在2016年大規模量產10nm晶片直到2019年才實現量產，比臺積電推出時間晚了兩年半，而其7nm晶片更是直至2022年才推出。

實際上，除了沒能把握住EUV技術之外，英特爾代工的衰退與其“Tick-Tock”戰略也脫不了關係。

英特爾前任CEO保羅·歐德寧對於晶片製造曾提出“Tick-Tock”戰略，即在Tick年（工藝年）更新制作工藝，Tock年（架構年）更新微架構，相當於每兩年一次工藝製程進步。但同期，為推行“高效管理”、“成本節約計劃”，英特爾裁員2萬人，大量參與下一代晶片工藝和架構研發的工程師被裁撤，導致“Tick-Tock”模式難以持續，14nm晶片延遲一年才推出，10nm晶片更是幾番推遲。

英特爾像擠牙膏一樣對晶片技術進行微小的年度更新，那些年一度被大家譏諷為“牙膏廠”。

隨著Tick-Tock模式的崩潰，以及錯失EUV早期技術視窗，英特爾開始逐漸掉隊。

與此同時，臺積電和三星從ASML大量採購EUV裝置，不斷縮小晶片的製程尺寸，提高晶片的效率和效能，大大提升了在晶圓代工領域的競爭力。在先進製程上，英特爾被臺積電、三星遠遠甩在了身後。

更嚴重的是，生產工藝落後、產品競爭力下滑，不僅影響了英特爾的代工業務，也使其桌上型電腦晶片和伺服器晶片的市場份額不斷被蠶食。

可謂，牽一髮而動全身。

英特爾自救，前路何在？

因此，痛定思痛後的英特爾，率先對High-NA EUV光刻機展開了攻勢，試圖追回被拉開的差距。

上面提到，2024年4月，重達150噸的巨大裝置被安裝在英特爾位於美國俄勒岡州的研究設施裡。

這也是在英特爾CEO Pat Gelsinger提出“IDM 2.0”戰略後，迅速重新聚焦於尖端製程工藝的提升，提出了四年五個工藝節點的計劃，希望在2025年憑藉Intel 18A實現對於臺積電2nm工藝的追趕和超越。

與此同時，英特爾希望透過率先採用High NA EUV光刻機來實現對於臺積電等競爭對手的持續領先。英特爾的目標是在2026至2027年間實現Intel 14A製程技術的量產，並在此基礎上進一步提升製程技術。最終在2030年前實現英特爾代工業務實現收支平衡的運營利潤率，併成為全球第二大晶圓代工廠。

目標指引下，英特爾正在不斷加強代工基礎設施建設，計劃未來5年投資1000億美元擴大先進晶片製造能力。同時將投資約300億歐元在德國馬格德堡建設兩家半導體工廠。這些投資計劃將使英特爾晶片代工能力大幅提升。

然而，戰略願景很美好，但現實卻很殘酷。

儘管英特爾雄心勃勃，但由於四年五個節點及路線演進、生態構建和產能擴建等鉅額的投入，英特爾披露其代工業務去年營收同比下降31.2%至189億美元，經營虧損70億美元，同比擴大34.6%。

2024年有可能將是英特爾晶片製造業務經營虧損最嚴重的一年，今年Q1財報顯示，該業務運營虧損25億美元，幾乎是上一季度的兩倍；Q2虧損更是達到28.3億美元，代工虧損額不斷擴大。

據研究機構TrendForce集邦諮詢資料，2024年二季度，英特爾並未進入全球晶圓代工廠營收前10名。在過去幾年裡，英特爾曾經在2023年第三季度短暫上榜，市場份額僅為1%。

這意味著，IFS三年來無法真正託舉起英特爾以尖端晶片製造重塑行業地位的目標，同時作為美國本土唯一有能力能承擔起前沿代工行業承擔著的角色，英特爾也無法扛起時代重任。

據心智觀察所報導，美國半導體諮詢公司D2D Advisory總裁Jay Goldberg也特別指出：“英特爾代工面臨的真正挑戰，還在於他們的經濟模式中必須要擁有更多的客戶，以支援不斷推進其製造流程所需的研發。必須加大外部客戶需求，將收入規模增加一倍，以支援保持在摩爾定律的軌道上繼續前進。”

不難看到，英特爾目前已陷入到兩難境地，業績持續下滑，2024年甚至由盈轉虧，股價暴跌將近60%，市值幾度跌破千億美元，成為標普500指數中表現最差的科技股之一。

面對危機，英特爾在內部信上表示，將進一步分離晶片製造和設計業務，這是該公司解決50年曆史上最嚴重危機之一的一系列新措施的一部分。

根據英特爾此前公佈的預測資料顯示，分拆晶圓製造業務後，2023年可以節省30億美元成本，2025年將節省 80-100億美元成本。同時也推遲德國和波蘭建廠計劃2年；馬來西亞建廠則會完成，但正式啟用時間則視市況與產能利用率而定。

在英特爾繼續緊急行動執行上個月宣佈的計劃的同時，英特爾也在努力謹慎管理現有的現金，以有意義地改善資產負債表和流動性。其中就包括出售部分 Altera的股份，並推動其獨立IPO；產品研發策略方面，也規劃將簡化x86產品組合。這也是英特爾多次公開討論的計劃。

今年8月，英特爾甚至還被曝出正在考慮分拆其產品和代工業務。值得一提的是，在傳出或分拆其晶圓業務之後，英特爾股價曾反彈9%以上，可見投資者對晶片代工業務有多失望。

處在低谷中的英特爾就是美國晶片製造業的一個縮影，成本、技術、資源、IDM身份等，都在制約英特爾野心勃勃的晶片代工計劃。但儘管業界也有放棄晶片代工的可能性探討，儘管晶片代工業務持續的虧損已經讓資本市場不滿意，但這也是為數不多能拯救英特爾於水火的關鍵佈局。

英特爾沒有選擇，只有抓住任何的可能性，硬著頭皮上。

因此，英特爾需要最尖端的High-NA EUV光刻機作為生產和營銷工具，以宣示自身在3nm以下的研發製造實力且嘗試壯大客戶群，但High-NA EUV光刻機作為新機，又讓英特爾不得不冒著裝置折舊和量產攤銷成本的壓力以平息外界質疑。

從行業競爭的持續以及晶片代工“重資產、長週期”的產業屬性來看，英特爾還有諸多硬仗要打。尤其是在英特爾開啟公司史上最大轉型以自救的處境下。

英特爾過去也有過從困境中復甦的經歷。1980年代在日本企業的攻勢下，英特爾撤出了DRAM，把經營資源集中於CPU，席捲了個人電腦市場。

正如基辛格所述：“這是英特爾四十多年來最重要的轉型。自從記憶體過渡到微處理器以來，我們還沒有嘗試過如此重要的事情。我們當時成功了，我們將迎接這一時刻，並在未來幾十年內打造更強大的英特爾。”

但英特爾的種種自救，仍需要時間檢驗。

三星電子，陷代工陰霾

今年8月，在“2024年光刻+圖案學術會議”上，三星電子表示為了在與英特爾、臺積電等全球半導體競爭對手的“晶片戰”中保持競爭力，公司正在積極參與技術開發，最早將在2024年底到2025第一季度之間引進公司首臺High-NA EUV裝置“EXE:5000”，並有望在2027年實現該技術的全面商業化。

據悉，該裝置可能被放置在位於華城園區的半導體研究所(NRD)，預計將用於代工業務，以進一步提升在先進節點領域的競爭優勢。

實際上，三星晶片代工在早年佔據了絕對優勢。2007年賈伯斯釋出第一代iPhone時，使用的正是從三星採購的ARM架構晶片。後續搭載於iPhone 4、iPhone 4s、iPhone 5、iPhone 5s/5c身上的A4、A5、A6、A7晶片也均由三星代工，那時候還沒有臺積電什麼事。

直到2011年，因為三星自己也從事手機晶片和手機終端研發和銷售業務，如此一來就與蘋果在智慧手機市場上有了競爭關係。雙方互相拉扯，直到2018年6月才達成和解。

在這個過程中，蘋果也開啟了“去三星化”程序。2014年推出的A8晶片，全部轉由臺積電代工。臺積電能順利從三星手中搶到蘋果的訂單，一方面是蘋果急著尋找可替代的代工商，給臺積電製造了很大的機會。另一方面是臺積電在20nm工藝上取得重大突破，良品率大幅提升，而三星的20nm工藝突然掉鏈子，關鍵問題遲遲無法解決，良品率滿足不了蘋果的要求。正是這樣的天時地利，讓臺積電成功抱到了蘋果這條大腿。

反觀三星，大客戶被搶之後，決定不搞20nm，選擇直接從28nm跳到14nm，對臺積電的16nm形成反超。所以，在2015年的A9晶片上，蘋果又重新分給三星一部分訂單，於是出現臺積電代工和三星代工兩種版本。理論上，三星14nm表現應該是優於臺積電16nm，但消費者的口碑卻完全相反，很多人都擔憂買到三星代工的版本。

這次的失利，讓三星徹底失去蘋果的代工訂單，蘋果公司之後的晶片均由臺積電代工，製程也從2015年的16nm，穩步提升到4nm。

與此同時，高通也險些在三星代工中跌了跟頭，驍龍8+Gen1緊急轉為臺積電4nm代工，才強行挽回了高通的口碑和市場地位。

在晶片代工賽道上，三星具有起步優勢，但奈何中期連續多次失利，才讓臺積電一步步實現反超，直至今日的大幅領先。然而，三星也清楚自己與臺積電之間存在這技術差距，所以想要對臺積電形成反超，就必須拿出更強的“殺手鐧”。

於是，三星幾乎把追趕臺積電的全部希望都押注在3nm工藝上。2023年，三星率先推出3nm製程工藝，採用更加先進的GAA（環繞柵極電晶體）技術，領先於臺積電的FinFET技術。

可以說，3nm相當於三星最後的“背水一戰”，如果能一舉追趕臺積電，或許未來有機會形成雙雄爭霸的局面。

然而從市場進展來看，三星3nm工藝在良率方面面臨挑戰，這導致了一個很尷尬的局面，即三星的3nm晶片，雖然比臺積電先推出，但是成本卻比臺積電高出很多，效能表現也存在差距。據悉，三星第二代3nm製程工藝良品率不穩定，自家Exynos2500良品率都不足20%，三星Galaxy25系列手機全系搭載驍龍8Gen4處理器，放棄自研Exynos2500版本，原因是體驗差異太大。

與臺積電差距拉開之後，給三星下訂單的客戶越來越少。

過去高通先進製程的晶片一直都是三星獨家代工，結果在5nm晶片之後，高通也將先進製程的晶片訂單交給了臺積電；現如今，蘋果的A17、A18系列晶片，全部採用臺積電的3nm工藝製造；高通的3nm晶片和聯發科的天璣9400等也全由臺積電代工；連英偉達、AMD、特斯拉的3nm晶片，都是臺積電代工，包括現在英特爾的訂單也給了臺積電。

在晶片製造上，臺積電一家拿下了全球60%以上的市場份額，3nm的晶片製造幾乎拿下100%的份額，而7nm以下的晶片製造，拿下了90%的份額。第二大晶圓廠三星的市場份額僅為11.5%。

據《朝鮮日報》訊息，三星已經將平澤2廠，3廠的4nm，5nm和7nm生產線關閉了30%產能。預計到2024年底，還將繼續關閉產能直到50%。這一舉措顯然是為了應對全球科技巨頭如英偉達、AMD及高通等未能給予三星電子大規模訂單的現狀。

有行業專家強調，一旦裝置關閉，恢復正常運營是一個漫長的過程。通常情況下，即使在需求低迷時期，公司也會降低利用率，而不是全面停工。然而，三星近30%的先進工藝裝置閒置是前所未有的。

2024年第三季度，三星包括晶圓代工和系統LSI等非記憶體部門虧損金額超過1萬億韓元。此外，三星3nm製程的良率持續處於低位，也一直沒有獲得大客戶的採用，近期還將美國得州泰勒市先進代工晶圓廠量產時間延後到2026年。

綜合來看，這樣的差距，讓三星在3nm時代，想要超越臺積電的夢想徹底破滅了。

因此，三星引進High-NA EUV光刻機的訊息，意味著其將與英特爾和臺積電在下一代光刻技術上展開更為激烈的競爭。

三星計劃在2025年量產2nm製程，並逐步擴充套件到其他應用領域。比如，2025年首先用於行動領域，2026年擴充套件到HPC應用，2027年再擴充套件至汽車領域。三星的2nm製程節點採用了最佳化的背面供電網路技術，以降低供電電路對訊號電路的干擾。

這一發展標誌著三星首次涉足High NA EUV技術。此前，三星電子曾與IMEC合作進行電路處理研究。三星計劃利用自己的裝置加速先進節點的開發，並設定了到2027年實現1.4nm工藝商業化的目標，這可能為1nm生產鋪平道路。

此外，為了實現全面商業化，三星還正在積極構建相關生態系統。

據悉，三星電子已購買了雷射技術公司的High-NA EUV掩膜檢查裝置”Actis(ACTIS) A300″。預計在三星電子內部完成ASML的EXE:5000安裝後，將從明年上半年開始正式引進。同時與電子設計自動化（EDA）公司合作設計新型光罩，包括用於High-NA EUV的非直線(Curvilinear)掩膜電路繪製方法，以提高晶圓上印刷電路的清晰度。此次合作涉及半導體EDA工具全球領導者Synopsys等公司。

除了ASML、雷射技術公司、Synopsys之外，三星電子預計還會與JSR等光刻膠公司、將光刻膠塗在晶圓上的跟蹤裝置”Number One”東京電子等多家公司合作，為High-NA時代到來做準備。據悉，三星電子正透過這樣的生態系統建設工作，準備在2027年正式商用High-NA。

三星電子的晶圓代工業務正站在一個關鍵的十字路口，其生死存亡，似乎全繫於2nm晶片製程技術的量產之上。這不僅是技術上的飛躍，更是三星晶圓代工業務能否重獲新生的關鍵。

然而通往成功的道路從來都不是一帆風順的。三星在推進其技術藍圖的過程中，不得不面對一系列嚴峻的挑戰：

首先是技術層面的難題，先進製程的良率問題一直是懸在半導體廠商頭上的達摩克利斯之劍。三星的3奈米制程就因良率低迷、可靠性存疑而未能達到量產標準，這無疑給其晶圓代工業務蒙上了一層陰影。

更糟糕的是，市場的反應也並未如三星所願。儘管三星努力提升技術實力，但在客戶心中，其晶圓代工業務的可靠性和競爭力仍顯不足。面對臺積電等強勁對手，三星在爭取高階客戶方面顯得力不從心。這種市場困境，進一步加劇了三星的財務壓力。據估算，三星晶圓代工業務在第三季度恐將虧損數千億韓元，這是對三星管理層的一次重大考驗。

面對內憂外患，三星高層不得不做出一系列艱難的決定。

根據研究公司Statista的資料，儘管三星多年來一直努力挑戰臺積電，但三星在代工製造市場的份額在過去五年裡下降了8個百分點，2024年第二季度，三星佔據全球代工市場份額的11.5%，而臺積電佔據62.3%的市場份額。

三星市場份額的下降凸顯了其在掌握先進晶片製造技術方面面臨的技術挑戰，在代工業務上投資過多，既沒有獲得足夠的客戶，也沒有穩定生產工藝，這進一步導致了三星目前的危機。

綜合來看，半導體行業本身是技術快速迭代與市場變幻莫測的領域，三星必須保持足夠的敏銳度，以應對未來的變化。如何在快速變化的市場中找到適合自身發展的道路，是三星當前亟待解決的問題。

臺積電“有條不紊”，贏下“談判遊戲”

作為半導體行業的領導者，臺積電在過去的30多年中立下了赫赫戰功。過去多年來，在面對三星和英特爾帶來的巨大挑戰和壓力時，臺積電審時度勢並採取有效的措施，成為了世界第一大晶片代工企業。

如今，即使行業頭部半導體企業紛紛爭奪High-NA EUV裝置，臺積電似乎並不急於加入這一行列。

此前，談到何時匯入High-NA EUV裝置，臺積電資深副總暨副共同營運長張曉強接受外採訪時透露，臺積電胸有成竹，不會因為對手們搶先添購裝置而盲目擴大采購，仍採穩紮穩打方式佈局先進製程，迎接挑戰。

然而，近期有訊息報導，臺積電預計將於今年年底從ASML接收首批全球最先進的晶片製造裝置——高數值孔徑極紫外（High NA EUV）光刻機。這一訊息標誌著臺積電在半導體制造領域再次邁出了重要一步。

有趣的是，臺積電前期以成本為由，遲遲不肯接受High NA EUV。早些時候，臺積電CEO魏哲家缺席“臺積電技術研討會2024”，而是前往荷蘭埃因霍溫的ASML總部洽談裝置。

如今看來，這有點像臺積電的談判遊戲，也許是在與ASML爭取更好的條件。

傳聞魏哲家親自與ASML談判並達成了一項協議，透過購買新裝置和出售舊型號相結合的方式，將整體價格降低了近20%。ASML同意以折扣價向臺積電出售High-NA EUV裝置的原因主要是因為臺積電是其超級VIP客戶，ASML給予了很大的讓步。這一讓步包括全力協助臺積電進機、調校與技術支援等，以加速上線時間點。

因此，臺積電的態度也發生了戲劇性的轉變，由原先對新款High NA EUV光刻機價格的猶豫，轉為積極尋求合作。

據悉，臺積電則預計將在本季度在其位於臺灣新竹總部附近的研發中心安裝新的High NA EUV光刻機。短期內，臺積電計劃將High NA EUV光刻機主要用於研發，以開發客戶推動創新所需的相關基礎設施和模式解決方案。

根據ASML的路線圖，第一代的High-NA EUV光刻機TWINSCAN EXE:5000或許主要是被晶圓製造商用於相關實驗與測試，以便公司更好地瞭解High-NA EUV裝置的使用，獲得寶貴經驗。實際量產將會依賴於2024年底出貨的TWINSCAN EXE:5200。

臺積電即將推出的N2（2奈米級）和A16（1.6奈米級）工藝技術將完全依賴於傳統的EUV裝置，這些裝置的光學元件具有0.33 NA。業界預計，臺積電最早可能在2028年或更晚的A14（1.4奈米級）工藝技術中採用0.55 NA EUV工具，儘管目前公司尚未對此進行官方確認。

與競爭對手相比，臺積電可以透過持續的生產實踐積累寶貴的經驗資料與最佳化工藝，從而難以構建起“訂單驅動-技術迭代-再獲訂單”的良性迴圈體系。換言之，臺積電有著極為龐大的優質客戶群協助他們除錯各種裝置bug，這恰恰是三星和英特爾所缺少的。

臺積電佈局策略：無寶不落

筆者此前曾提到，從三巨頭佈局策略和方式來看，臺積電往往被認為是一個保守技術開發者，其傾向於確保新技術的成熟和可靠性，然後再進行部署，而不是急於將新技術推向市場。

從實際的市場表現來看，臺積電此舉可以降低技術失敗的風險，提高其晶片的產量和質量，從而確保客戶的滿意度。

例如，三星在2018年開始在其7nm工藝中使用EUV光刻機，然而臺積電選擇等待。直到EUV工具的穩定性和成熟性得到確認，以及相關問題得到解決或至少得到確定，才在2019年的N7+工藝中開始使用EUV。

此後，在FinFET向GAA工藝的過渡上，臺積電依舊重操這一模式。憑藉工藝領先性和生產良率上的技術優勢和積累完全有實力與採用GAA技術架構的三星抗衡。

在英特爾大力押注的BSPDN背面供電技術上，臺積電依舊不緊不慢，計劃將在2026年底才開始大規模生產的N2P上加入。

這種謹慎的方法有助於臺積電確保其製程技術的穩定性和可預測性，從而提供高質量的晶片給其客戶。

但從先進封裝領域來看，臺積電則一改常態，積極佈局率先落地，在先進製程與先進封裝的組合拳下，為其帶來了新的增長浪潮。

在這張弛有度的策略下，充分凸顯著臺積電的戰略哲學和獨到眼光。在其看準的藍海賽道，臺積電始終敢為人先，無論是十年前率先試產16nm FinFET製程技術超越英特爾，還是五年前部署先進封裝收穫如今的AI紅利，臺積電都精彩演繹了所謂鳳凰無寶不落。

而在其保持較大優勢的先進製程領域，縱然面對三星和英特爾的步步緊逼，臺積電沒有選擇盲目激進，反而採取了先觀察再跟隨的策略，在做好充分的準備和規劃後“亦步亦趨”，憑藉自身強大的產能、良率和客戶基礎的基本盤優勢，維持不敗之地。

SK海力士發力 High NA EUV，

押寶HBM

此外，在儲存領域，SK海力士的首臺High NA EUV光刻機“EXE:5200”則有望2026年引入，旨在支援其先進DRAM產品的量產。這一舉措進一步彰顯了半導體行業對於先進製程技術的持續追求和投入。

2023年，SK海力士就曾單獨組建了一個團隊，專門開發High-NA EUV技術。

SK海力士作為HBM領域巨頭，正不斷加大對High-NA EUV技術開發的內部投入，積極擴大相關研發團隊。儘管關於裝置安裝的具體晶圓廠位置及額外投資方向等資訊尚未公開，但業界普遍預期，該技術將迅速應用於0a（個位數奈米）DRAM的規模化生產，以進一步提升產品競爭力。

寫在最後

7nm以下的世界是另類冒險家的樂園，臺積電，三星和英特爾的競合關係變得愈發微妙。

根據光刻機之“瑞利公式”，光刻工藝的提升在過去幾十年來一直在多維度全面出擊，即不斷最佳化曝光波長、數值孔徑以及工藝因子。但目前曝光波長的縮短、數值孔徑（NA）的增加都已經逼近了物理和成本綜合考量的極限。

如今距離摩爾定律的極限越來越近，行業幾乎走到了隧道盡頭，2nm及接下來幾代工藝節點將會是晶片巨頭搶灘的關鍵。

在全球範圍內，臺積電、英特爾和三星等半導體巨頭之間的競爭正在升溫，它們競相獲得2nm以下工藝的High NA EUV裝置。英特爾於2023年12月率先獲得該裝置，臺積電於2024年第三季度緊隨其後。儘管三星的訂單來得晚，但實現穩定的生產可能是決定行業領先地位的關鍵因素。

但晶片代工的競爭，不僅僅是技術的競爭，更是客戶、品牌、良率、產能等各方面的綜合競爭。不知道，英特爾和三星能否在新市場的黎明期抓住重新崛起的機會。如果失敗，臺積電將繼續獨佔鰲頭。