最新龍芯2J處理器資料手冊/datasheet

龍芯2J的晶片整體架構基於兩級互連實現，結構如圖1.1所示。第一層互連採用2x2的交叉開關，連線CPU、二級Cache模組(作為從裝置)、以及兩個千兆乙太網控制器等。第二級互連採用2x3的交叉開關，連線2級Cache模組(作為主裝置)，DDR2記憶體控制器、低速高速I/O(包括PCI、LPC、spi、PS/2 等)以及晶片內部的控制暫存器模組。兩級互連開關都相容AXI 協議，採用讀寫分離的資料通道，資料通道寬度為128位，工作在與處理器核相同的頻率，可提供高速的片上資料傳輸。

晶片特點：

1、片內整合一個64位的四發射超標量GS464高效能處理器核;

2、處理器核流水線採用四發射動態超標量，9-10級的超流水線結構，支援暫存器重新命名、動態排程、分支預測和其它的亂序執行技術;

3、處理器核包括2 個全流水的64 位雙精度浮點乘加部件;

4、處理器核包含64KB 資料 Cache 和64KB 的指令Cache;

5、相容IEEE754 標準的浮點單元，支援全流水的浮點加減、乘法、乘加等運算，支援硬體除法和開平方根運算，浮點單元還支援龍芯多媒體指令;

6、64 項JTLB(Joint TLB)，每個表項以奇/偶頁成對組織，記錄4KB-4MB頁大小的共128個頁面，頁大小可動態變化。TLB中透過執行保護位防止緩衝區溢位攻擊;

7、16項獨立的指令TLB，提高指令地址對映的效率;

8、分離的64KB 一級指令Cache 和64KB 一級資料Cache，四路組相聯結構，塊大小為 32 位元組;

9、片內整合1MB 二級Cache;

10、片內整合64 位400MHz 的DDR2/3 控制器;

11、片內整合2 個10M/100M/1000M 自適應乙太網控制器;

12、片內整合32位100MHz PCIX/66MHz PCI;整合32位PCI/PCI-X 匯流排控制器，符合PCI-X 1.0B 規範，相容PCI2.3;

13、最高800MHz 的主頻，可動態調節頻率，支援動態功耗管理;

14、片內整合一個LPC、一個PS/2、一個UART 和一個SPI 介面;

15、採用31mm x31mm的WB CBGA500 封裝形

資料下載地址：一牛網論壇