JTAG各類介面針腳定義及含義

    JTAG有10pin的、14pin的和20pin的，儘管引腳數和引腳的排列順序不同，但是其中有一些引腳是一樣的，各個引腳的定義如下。

     一、引腳定義

    Test Clock Input (TCK) -----強制要求1

    TCK在IEEE1149.1標準裡是強制要求的。TCK為TAP的操作提供了一個獨立的、基本的時鐘訊號，TAP的所有操作都是透過這個時鐘訊號來驅動的。

     Test Mode Selection Input (TMS) -----強制要求2

    TMS訊號在TCK的上升沿有效。TMS在IEEE1149.1標準裡是強制要求的。TMS訊號用來控制TAP狀態機的轉換。透過TMS訊號，可以控制TAP在不同的狀態間相互轉換。

     Test Data Input (TDI) -----強制要求3

    TDI在IEEE1149.1標準裡是強制要求的。TDI是資料輸入的介面。所有要輸入到特定暫存器的資料都是透過TDI介面一位一位序列輸入的（由TCK驅動）。

     Test Data Output (TDO) -----強制要求4

    TDO在IEEE1149.1標準裡是強制要求的。TDO是資料輸出的介面。所有要從特定的暫存器中輸出的資料都是透過TDO介面一位一位序列輸出的（由TCK驅動）。

     Test Reset Input (TRST) ----可選項1

    這個訊號介面在IEEE 1149.1標準裡是可選的，並不是強制要求的。TRST可以用來對TAPController進行復位（初始化）。因為透過TMS也可以對TAP Controll進行復位（初始化）。所以有四線JTAG與五線JTAG之分。

      (VTREF) -----強制要求5

    介面訊號電平參考電壓一般直接連線Vsupply。這個可以用來確定ARM的JTAG介面使用的邏輯電平（比如3.3V還是5.0V?）

     Return Test Clock ( RTCK) ----可選項2

    可選項，由目標端反饋給模擬器的時鐘訊號,用來同步TCK訊號的產生,不使用時直接接地。

      System Reset ( nSRST)----可選項3

    可選項,與目標板上的系統復位訊號相連,可以直接對目標系統復位。同時可以檢測目標系統的復位情況，為了防止誤觸發應在目標端加上適當的上拉電阻。

     USER IN使用者自定義輸入。可以接到一個IO上，用來接受上位機的控制。

     USER OUT使用者自定義輸出。可以接到一個IO上，用來向上位機的反饋一個狀態

    由於JTAG經常使用排線連線，為了增強抗干擾能力，在每條訊號線間加上地線就出現了這種20針的介面。但事實上，RTCK、USER IN、USER OUT一般都不使用，於是還有一種14針的介面。對於實際開發應用來說，由於實驗室電源穩定，電磁環境較好，干擾不大。

    二、20、14、10pin JTAG的引腳名稱與序號對應關係

    值得注意的是，不同的IC公司會自己定義自家產品專屬的Jtag頭，來下載或除錯程式。嵌入式系統中常用的20、14、10pin JTAG的訊號排列如下：

    需要說明的是，上述Jtag頭的管腳名稱是對IC而言的。例如TDI腳，表示該腳應該與IC上的TDI腳相連，而不是表示資料從該腳進入download cable。

    實際上10針的只需要接4根線，4號是自連回路，不需要接，1，2接的都是1管腳，而8，10接的是GND，也可以不接。

全國產交換機、交換機廠家

武漢海翎光電科技有限公司

TEL：027-83621617