多核cpu、cpu快取記憶體、快取一致性協議、快取行、記憶體
1、cpu快取記憶體
工業實踐表明，三層最合適
讀 l0 >l1 > l2 > 記憶體
寫 記憶體 > l2 > l1> l0
1、快取一致性協議
有些指令會觸發快取一致性協議，
有些指令不會觸發快取一致性協議：i++不會。
MESI協議是其中的一種實現，英特爾cpu用的是MESI協議
2、快取行
一個快取行64個細節
同一顆cpu可能有多核，他們之間有快取一致性保障，也就是同一行的資料發生改變後，需要通知彼此。
相關文章
- CPU快取記憶體快取記憶體
- 談談CPU快取記憶體快取記憶體
- CPU快取和記憶體屏障快取記憶體
- 快取記憶體一致性協議MESI與記憶體屏障快取記憶體協議
- Glide - 記憶體快取與磁碟快取IDE記憶體快取
- CPU、記憶體、快取的關係詳細解釋！記憶體快取
- DDD 和 記憶體快取記憶體快取
- Java記憶體快取-通過Google Guava建立快取Java記憶體快取GoGuava
- C和C++中的volatile、記憶體屏障和CPU快取一致性協議MESIC++記憶體快取協議
- docker部署redis快取記憶體DockerRedis快取記憶體
- Android記憶體優化之記憶體快取Android記憶體優化快取
- CPU快取快取
- Java記憶體快取-通過Map定製簡單快取Java記憶體快取
- CPU快取一致性整理筆記快取筆記
- ASP.NET Core - 快取之記憶體快取(上)ASP.NET快取記憶體
- ASP.NET Core - 快取之記憶體快取(下)ASP.NET快取記憶體
- 高效能記憶體快取 ristretto記憶體快取
- MRAM快取記憶體的組成快取記憶體
- 淺談快取寫法（三）：記憶體快取該如何設計快取記憶體
- 從CPU快取看快取的套路快取
- iOS開發之記憶體與快取iOS記憶體快取
- 建立快取記憶體機制-java版快取記憶體Java
- 記憶體資料庫快取介紹記憶體資料庫快取
- 【Linux】Linux 的快取記憶體Linux快取記憶體
- Web快取 – HTTP協議快取Web快取HTTP協議
- 快取及使用 Circuit Breaker 限制記憶體使用快取UI記憶體
- TMCache原始碼分析(一)—TMMemoryCache記憶體快取原始碼記憶體快取
- iOS 除SDWebImage之外清理記憶體中快取iOSWeb記憶體快取
- Oracle Exadata與SGA快取記憶體CQOracle快取記憶體
- TMCache原始碼分析(一)---TMMemoryCache記憶體快取原始碼記憶體快取
- Android記憶體快取LruCache原始碼解析Android記憶體快取原始碼
- Linux手動釋放快取記憶體Linux快取記憶體
- Oracle調整緩衝區快取記憶體Oracle快取記憶體
- 高併發、低延遲之玩轉CPU快取記憶體（附C#示例）快取記憶體C#
- 【雜談】快取記憶體一致性與可見性快取記憶體
- 鐵威馬NAS如何使用SSD快取記憶體?快取記憶體
- java 記憶體模型-03-快取和重排序Java記憶體模型快取排序
- laravel redirect快閃記憶體blade讀取不到Laravel記憶體