《FPGA的人工智慧之路——基於Intel FPGA開發的入門到實踐》

前四章

1. 阻塞賦值語句和非阻塞賦值語句，從字面上看，阻塞就是執行的時候在某個地方卡住了，直到這個操作執行完再繼續執行下面的語句；非阻塞就是不管執行完沒有，不管執行怎麼樣，都要繼續執行下面的語句
2. 阻塞語句賦值需要在本語句中“右式計算”和“左式更新”完全完成之後，才開始執行下一條語句——書P52
3. 阻塞語句和非阻塞語句的電路區別——書P53
   在時序邏輯電路中使用非阻塞語句賦值，在塊結束之後才完成賦值操作，此賦值方式可以避免在模擬過程中出現冒險和競爭現象
4. 鎖存器是一種對脈衝電平敏感的儲存單元電路，鎖存器是電平觸發的儲存器，是組合邏輯電路產生；暫存器是邊沿觸發的儲存器，在時序電路中產生，由時鐘觸發產生——書P54
   鎖存器產生的原因：組合邏輯程式碼中if缺少else分支或者case缺少default分支，在時序邏輯中並不會出現！
5. 三段式一般寫法：
   第一個always模組實現同步狀態跳轉
   第二個always模組採用組合邏輯判斷狀態轉移條件
   第三個always模組描述狀態輸出（組合、時序均可）——書P57
6. Quartus Prime中設計輸入允許多個檔案型別如Verilog、VHDL等在同一個工程中混合使用，但是在第三方工具中，一般情況下不允許這樣操作——書P101
7. 編譯的程序——書P107