FPGA 學習之路：verilog學習第5天
最近一直在出差，沒時間學，這兩天補上，之前的modelsim的模擬波形一直出不來，原來是沒有寫testbench中加入激勵，百度網上的這塊的模擬資料，終於用了兩天把波形仿出來了，雖然是很簡單的一個三個與門的綜合，也算是又學習了一點點了。
接下來的學習計劃是開始做一個LED的流水燈。也會把進展一起貼出來。
希望在3個月左右的時間，熟悉Quartus 和verilog。
相關文章
- HDL/FPGA學習筆記八：verilog中task與function的使用FPGA筆記Function
- 搭建verilog/systemverilog學習環境
- 機器學習&深度學習之路機器學習深度學習
- eggjs學習之路JS
- java學習之路Java
- Pytest學習之路
- 前端週刊第62期：學習學習再學習前端
- 付費學習之路
- 產品學習之路
- vue-學習之路Vue
- 信安學習之路
- web前端學習之路Web前端
- linux學習之路(1)Linux
- 凡人學習Linux之路Linux
- Python 學習之路（下）Python
- go學習之路 --- 起步Go
- FPGA學習中的程式碼閱讀FPGA
- FPGA學習筆記03——UART串列埠FPGA筆記串列埠
- FPGA乙太網學習-RGMII與GMIIFPGA
- Java學習之路 -- Java怎麼學？Java
- golang學習之路 之mapGolang
- 人工智慧學習之路人工智慧
- Android開發學習之路Android
- javaweb學習之路（3）CookieJavaWebCookie
- javaweb學習之路（1）requestJavaWeb
- 學習之路 / handle請求
- Java學習第1章Java
- Python學習第6天Python
- RxJS學習之路四（Operators（1））JS
- MySql 學習之路-高階2MySql
- Python學習之路5-字典Python
- Python學習之路8.1-類Python
- Android開發學習之路03Android
- Jeecg-Cloud學習之路（一）Cloud
- Kotlin協程學習之路【一】Kotlin
- 學習WCF之路，長期更新
- python學習之路—day1Python
- 大資料學習之路（跟著大神學習一波）大資料