FPGA 學習之路：verilog學習第5天
最近一直在出差，沒時間學，這兩天補上，之前的modelsim的模擬波形一直出不來，原來是沒有寫testbench中加入激勵，百度網上的這塊的模擬資料，終於用了兩天把波形仿出來了，雖然是很簡單的一個三個與門的綜合，也算是又學習了一點點了。
接下來的學習計劃是開始做一個LED的流水燈。也會把進展一起貼出來。
希望在3個月左右的時間，熟悉Quartus 和verilog。
相關文章
- HDL/FPGA學習筆記八：verilog中task與function的使用FPGA筆記Function
- FPGA學習（第10節）-模組的例化-Verilog層次化設計實現LED流水燈FPGA
- 搭建verilog/systemverilog學習環境
- java學習之路Java
- 學習java之路Java
- php學習之路PHP
- EBS學習之路
- 前端週刊第62期：學習學習再學習前端
- web前端學習之路Web前端
- go學習之路 --- 起步Go
- 付費學習之路
- 信安學習之路
- vue-學習之路Vue
- zookeeper學習之路一
- 學習 python 之路Python
- 機器學習&深度學習之路機器學習深度學習
- 產品學習之路
- Swift學習之路-ExtensionSwift
- Elixir學習之路1
- Qt學習之路2QT
- Android學習之路Android
- |轉| java學習之路Java
- linux 學習之路Linux
- Pytest學習之路
- Java學習之路 -- Java怎麼學？Java
- FPGA學習筆記03——UART串列埠FPGA筆記串列埠
- FPGA學習中的程式碼閱讀FPGA
- 【詳解】FPGA：深度學習的未來？FPGA深度學習
- FPGA乙太網學習-RGMII與GMIIFPGA
- eggjs學習之路JS
- javaweb學習之路（1）requestJavaWeb
- javaweb學習之路（3）CookieJavaWebCookie
- 凡人學習Linux之路Linux
- golang學習之路 之mapGolang
- Python 學習之路（下）Python
- 學習之路 / handle請求
- 人工智慧學習之路人工智慧
- Laravel 學習之路 3 路由Laravel路由