32. DDR2記憶體內部結構-1

世界非世界,是名世界!發表於2020-12-20

現在進入動態時序階段

一般,把對SDRAM的一次操作分為四個階段,命令階段/Bank操作階段,Device操作階段,資料匯流排階段。

命令階段:DMC要做兩件事情,1>把各路的控制訊號線線置位成它該有的電平,如CLK/CAS/RAS等,同時把行地址線上ADDR0~ADDR14把行地址給出來。同時給出Bank0~2的地址,選擇8個bnak。控制器給出行地址以後,Device收到訊號後進行解碼。首先對命令進行解碼,同時對address解碼,收到暫存器裡面,分到行地址1分舵的多路器,分到各個bank進行解碼。Bank選通,選通以後,對整個一行進行解碼。

一個bank包含若干array(比如8個)

第二階段:Bank內進行處理的過程。讀資料的讀取/輸入。行地址開啟以後,bank把這一行全部開啟並把它放到bit line的地址線上,sensor部分可以對行地址進行讀取,

四塊bank共享一個通道,列地址選通後,並不是所有的bank都可以輸出暫存器。通過bank地址/列地址選擇哪一列進入register,只有1個位元組能進入rigister。8個bit能進入。

第三步:device utilization,多個bank共享一

相關文章