Chisel+Interllj 配置問題記錄

yuzhong_沐陽發表於2020-04-04

1 dump project structure from sbt 報錯
在這裡插入圖片描述解決辦法：點選第一個方框中的超連結，下載超連結中的檔案，放在第二個方框中的路徑中。

在這裡插入圖片描述先將資料夾中的內容全部刪除掉，在將下載好的檔案放進去。並重新reimport sbt project

在這裡插入圖片描述2. test: runMain 與testOnly 區別？

如果test函式繼承App，則用test：runMain
如果test函式繼承ChiselFlatSpec, 則用testOnly

3.如何將chisel寫出來的模組轉成Verilog

object Hello {
  def main(args: Array[String]): Unit = {
    chisel3.Driver.execute(Array[String](), () => new Hello())
  }
}

相關文章