MIPS指令集架構

chszs發表於2009-04-09
架構
版權宣告：本文為博主chszs的原創文章，未經博主允許不得轉載。 https://blog.csdn.net/chszs/article/details/4059000

MIPS指令集架構

指令集架構ISA全稱為Instruction Set Architecture，MIPS自從1988年提出後，不斷擴充套件，其ISA大致如下：

MIPS I
這是基本的MIPS指令集，早期的R2000和R3000處理器實現了該指令集。

MIPS II
R6000處理器引入該指令集，它增加了load linked、條件儲存和分支等指令。還改進了FPU指令集，支援64位讀寫。

MIPS III
於1992年R4000處理器引入。增加了64位暫存器和整數指令，以及平方根FP指令。

MIPS IV
R8000處理器實現了該指令集，增加了條件move和平方根FPU指令集求倒數指令。

MIPS V
MIPS V於1994年提出，是一個規範，但實際上沒有任何處理器實現了該指令集。MIPS 64指令集是其的超集。

MIPS32
是MIPS64指令集的32位子集。

MIPS64
是MIPS V的超集。

MIPS32 V2.0 和 MIPS64 V2.0

Application Specific Extensions (ASE)

DSP ASE
DSP ASE是MIPS32/MIPS64 版本2 指令集的可選擴充套件，能用於加速大量的媒體計算，尤其是音訊。因為電視解析度的視訊計算不在通用處理器的處理範圍內。
與大多數MIPS指令集架構不同，他有相當多的不合規則的操作集，這些操作集很多與一些關鍵演算法有關。
與原始的MIPS32相比，它的主要特徵有：
1）飽和運算（Saturating arithmetic）
2）Fixed-point arithmetic on signed 32- and 16-bit fixed-point fractions with a range of -1 to +1 
3）The existing MIPS32 instruction set includes integer multiplication and multiply-accumulate which delivers results into a double-size accumulator
4）SIMD instructions operating on 4 x unsigned bytes or 2 x 16-bit values packed into a 32-bit register
5）SIMD operations are basic arithmetic, shifts and some multiply-accumulate type operations. 

學習MIPS指令集的書籍
《MIPS RISC Architecture》
《 See MIPS Run》
《 The MIPS Programmer`s Handbook 》


相關文章