Vivado使用技巧(7):使用IP核自帶Testbench進行模擬
Vivado中IP Catalog內的大多數IP核都提供了一個TestBench,用於單獨模擬該IP核。在設計中可以使用這個TestBench來模擬測試IP核的功能是否正確。在產生IP核的輸出檔案時,可以看到該IP核是否包含TestBench:
相關檔案輸出完畢後,在Sources視窗的IP Sources中可以看到該TestBench檔案,查閱該檔案可以學習不少TestBench的設計編寫方法。
在Sources視窗的Hierarchy標籤下,在Simulation Sources資料夾中開啟IP核的層次結構(點選前面的小箭頭,或右鍵->IP Hierarchy->Show IP Hierarchy),TestBench檔名格式為tb_ipname。
將該Testbench設定為頂層模擬模組,右鍵->Set as Top:
注意,通常頂層模組會顯示為加粗字型,但IP核的TestBench設定為Top模組時不會顯示加粗(不清楚是否為Vivado版本bug),但在設定中看到模擬頂層模組為對應TestBench即可。
以DDS Compiler IP核為例,使用自帶的TestBench進行行為模擬結果如下:
相關文章
- Vivado使用技巧(8):Core Container打包IP核AI
- Vivado使用技巧(18):模擬功能概述
- Vivado DDS IP核使用和模擬(一、單通道訊號發生器)
- modelsim 獨立模擬vivado的IP核及模擬指令碼指令碼
- Vivado使用技巧(10):編輯與改寫IP核原始檔
- Vivado使用技巧(21):模擬中的Debug特性
- Vivado使用技巧(19):使用Vivado Simulator
- FFT Vivado IP核實現FFT
- HDL/FPGA學習筆記二十五:Vivado PLL IP核的使用FPGA筆記
- 使用KepServerEx進行資料模擬Server
- Vivado使用技巧(23):綜合執行與OOC
- Vivado使用技巧(27):RAM編寫技巧
- Vivado使用技巧(26):HDL編寫技巧
- 【原始碼】使用MATLAB進行ECG模擬原始碼Matlab
- Vivado使用技巧(17):建立IBIS模型模型
- Vivado使用技巧(9):COE檔案使用方法
- Vivado使用技巧(6):Messages視窗管理
- Vivado使用技巧(29):約束功能概述
- Vivado使用技巧(20):Waveform功能詳解ORM
- Vivado使用技巧(33):時序異常
- Vivado使用技巧(25):Block Synthesis技術BloC
- Vivado使用技巧(5):屬性編輯器的使用
- Vivado使用技巧(30):使用時序約束嚮導
- vivado新增模擬原始檔
- Vivado使用技巧(4):查詢功能詳解
- Vivado使用技巧(3):Force Up-to-Date功能
- Vivado使用技巧(11):設定FPGA配置模式FPGA模式
- Vivado使用技巧(34):路徑分割現象
- Vivado使用技巧(28):支援的Verilog語法
- Vivado使用技巧(16):SSN轉換噪聲分析
- Vivado使用技巧(14):IO規劃方法詳解
- Vivado使用技巧(31):時鐘的約束方法
- (7)ram ip使用
- 使用JDK自帶的VisualVM進行Java程式的效能分析JDKLVMJava
- Vivado使用技巧(15):DRC設計規則檢查
- Vivado使用技巧(13):CSV檔案定義IO Ports
- Vivado使用技巧(32):IO延遲的約束方法
- win10自帶虛擬機器怎麼使用 win10自帶虛擬機器使用的方法Win10虛擬機