Vivado使用技巧(7):使用IP核自帶Testbench進行模擬

FPGADesigner發表於2018-08-17

Vivado中IP Catalog內的大多數IP核都提供了一個TestBench,用於單獨模擬該IP核。在設計中可以使用這個TestBench來模擬測試IP核的功能是否正確。在產生IP核的輸出檔案時,可以看到該IP核是否包含TestBench:
這裡寫圖片描述
相關檔案輸出完畢後,在Sources視窗的IP Sources中可以看到該TestBench檔案,查閱該檔案可以學習不少TestBench的設計編寫方法。
這裡寫圖片描述
在Sources視窗的Hierarchy標籤下,在Simulation Sources資料夾中開啟IP核的層次結構(點選前面的小箭頭,或右鍵->IP Hierarchy->Show IP Hierarchy),TestBench檔名格式為tb_ipname。
這裡寫圖片描述
將該Testbench設定為頂層模擬模組,右鍵->Set as Top:
這裡寫圖片描述
注意,通常頂層模組會顯示為加粗字型,但IP核的TestBench設定為Top模組時不會顯示加粗(不清楚是否為Vivado版本bug),但在設定中看到模擬頂層模組為對應TestBench即可。
這裡寫圖片描述
以DDS Compiler IP核為例,使用自帶的TestBench進行行為模擬結果如下:
這裡寫圖片描述

相關文章