Vivado使用技巧(3):Force Up-to-Date功能
在Vivado使用過程中,會碰到如下情況:設計程式碼已經編寫完成,且模擬、綜合或實現中的某一步驟已經通過,不需要再修改。此時可能需要新增一些註釋程式碼,或者調整程式碼的格式,而任何修改都會導致狀態更改為“Out of date”,提示使用者更新設計。如何才能在不重新執行綜合或實現的情況下解決這個問題?
Vivado狀態檢測機制
先了解一下Vivado是如何判斷綜合/實現的執行狀態是否為Out-of-date。Vivado在讀取原始檔時會讀取該檔案的時間戳,綜合/實現執行完畢後,狀態會更新為Complete,該狀態可以在Vivado的右上角或Design Runs視窗中看到:
每個綜合或實現都有一個NEEDS_REFRESH屬性,當綜合/實現完成時,該屬性為False,即不需要更新。當我們修改了設計中的原始檔,Vivado會檢測到檔案時間戳的更新,便會將該屬性置為True,同時狀態更改為“Out-of-date”,表示需要更新設計:
Force Up-to-Date功能
正如前面所說,我們有時候只是加了些註釋,或修改了一些程式碼格式,並沒有做實質上的修改。這種情況下我們並不需要重新執行綜合/實現來浪費時間。此時將Out-of-date狀態強制更新為Complete即可:
在需要更改狀態的綜合/實現上右鍵->Force Up-to-Date,該命令會將NEEDS_REFRESH屬性置為False,從而狀態修改為Complete,免去重新執行的麻煩。
相關文章
- Vivado使用技巧(29):約束功能概述
- Vivado使用技巧(20):Waveform功能詳解ORM
- Vivado使用技巧(18):模擬功能概述
- Vivado使用技巧(19):使用Vivado Simulator
- Vivado使用技巧(4):查詢功能詳解
- Vivado使用技巧(27):RAM編寫技巧
- Vivado使用技巧(26):HDL編寫技巧
- Vivado使用技巧(17):建立IBIS模型模型
- Vivado使用技巧(6):Messages視窗管理
- Vivado使用技巧(33):時序異常
- Vivado使用技巧(25):Block Synthesis技術BloC
- Vivado使用技巧(9):COE檔案使用方法
- Vivado使用技巧(11):設定FPGA配置模式FPGA模式
- Vivado使用技巧(8):Core Container打包IP核AI
- Vivado使用技巧(34):路徑分割現象
- Vivado使用技巧(28):支援的Verilog語法
- Vivado使用技巧(5):屬性編輯器的使用
- Vivado使用技巧(30):使用時序約束嚮導
- Vivado使用技巧(16):SSN轉換噪聲分析
- Vivado使用技巧(14):IO規劃方法詳解
- Vivado使用技巧(31):時鐘的約束方法
- Vivado使用技巧(23):綜合執行與OOC
- Vivado使用技巧(21):模擬中的Debug特性
- Vivado使用技巧(15):DRC設計規則檢查
- Vivado使用技巧(13):CSV檔案定義IO Ports
- Vivado使用技巧(32):IO延遲的約束方法
- Vivado使用技巧(7):使用IP核自帶Testbench進行模擬
- Vivado使用技巧(10):編輯與改寫IP核原始檔
- Vivado使用技巧(24):HDL/XDC中設定綜合屬性
- Vivado使用技巧(22):綜合策略與設定的選擇
- Vivado使用技巧(12):設定DCI與內部參考電壓
- 2.5.11.1 使用 FORCE LOGGING 子句
- d3ForceEasy——D3js force力導向圖 簡單使用的工具JS
- Mac預覽工具使用技巧,Mac預覽功能實用技巧大全Mac
- Vivado與notepad++的聯合使用
- [譯] 使用 `-force` 被認為是有害的;瞭解 Git 的 `-force-with-lease` 命令Git
- D3原始碼解讀系列之Force原始碼
- 文件預覽功能使用技巧(2)—列印控制