【iCore1S 雙核心板_FPGA】例程九：鎖相環實驗——鎖相環的使用

實驗現象：

　　利用Quartus內部元件生成鎖相環，用SignalTap II進行校驗。

核心程式碼：

//--------------------Module_PLL--------------------//
module PLL(
    input CLK_12M,
    output clk_48m,
    output clk_24m,
    output clk_12m,
    output clk_6m,
    output clk_3m
);

//-----------------------pll-----------------------//    
        my_pll     u1(
                        .inclk0(CLK_12M),
                        .c0(clk_48m),
                        .c1(clk_24m),
                        .c2(clk_12m),
                        .c3(clk_6m),
                        .c4(clk_3m)    
                    );
                    
//---------------------endmodule--------------------//            
endmodule 

實驗方法及指導書:

連結：http://pan.baidu.com/s/1o87KzQ6 密碼：chtz