【iCore1S 雙核心板_FPGA】例程十一：Modelsim模擬實驗

實驗現象：

　　通過模擬波形，分析輸入與輸出的關係，可以清晰的看到所新增訊號波形的變化與程式所寫的一致。

核心程式碼：

module modelsim(
    input CLK_12M,
    output FPGA_LEDR
);
//-------------------------rst_n-----------------------//
    reg [3:0]cnt_rst = 4'd0;
    reg rst_n = 1'd0;
    
    always@(posedge CLK_12M)    //產生復位訊號
        begin
            if(cnt_rst==4'd10)
                begin
                    rst_n <= 1'd1;
                    cnt_rst <=4'd10 ;
                end
            else cnt_rst <= cnt_rst +1'd1;
        end
        
//-----------------------led---------------------------//
    reg [6:0]cnt_led ;
    reg led;
    
    always@(posedge CLK_12M or negedge rst_n)
        begin
            if(!rst_n)
                begin
                    cnt_led <= 7'd0;
                    led <= 1'd1;
                end 
            else if(cnt_led==7'd100)
                begin
                    cnt_led <= 7'd0;
                    led <= ~led;
                end
            else cnt_led <= cnt_led + 1'd1;
        end
        
    assign FPGA_LEDR = led;//LED以極快速度閃爍，肉眼看為常亮
    
//---------------------emdmodule-----------------------//
endmodule 

實驗方法及指導書:

連結：http://pan.baidu.com/s/1kVCBkWn 密碼：vv0i