作者：Sparkle

volatile是輕量級的synchronized，他在多執行緒開發中保證了共享變數的“可見性”。

> 可見性：當一個執行緒修改一個共享變數時，另外一個執行緒能夠讀到這個修改的值。

實際上我們需要記住volatile的三層語義：

- 保證可見性
- 不保證原子性
- 禁止指令重排

## 1. volatile的定義與實現原理

> **定義**：Java程式語言允許執行緒訪問**共享**變數，為了確保共享變數能被準確和一致地更新，執行緒應該確保透過排他鎖單獨獲得這個變數。Java語言提供了 `volatile`關鍵字，在某些情況下比鎖要更加方便。如果一個欄位被宣告成 `volatile`，Java執行緒記憶體模型確保所有執行緒看到這個變數的值是一致的。

**那麼volatile是如何保證可見性的呢？**

有 `volatile`變數修飾的共享變數進行寫操作的時候會多出一行彙編程式碼

```shell
lock addl $0×0,(%esp);
```

`Lock#`字首的指令在多核處理器下引發了兩件事

1. 將當前處理器**快取行**的資料寫回到系統記憶體。
2. **這個寫回記憶體的操作會使在其他 `CPU`裡快取了該記憶體地址的資料無效**。處理器使用嗅探技術保證它的內部快取、系統記憶體和其他處理器的快取的資料在**匯流排**上保持一致。

> 匯流排(也叫CPU匯流排)是所有CPU與晶片組連線的主幹道，負責CPU與外界所有部件的通訊，包括快取記憶體、記憶體、北橋，其控制匯流排向各個部件傳送控制訊號、透過地址匯流排傳送地址訊號指定其要訪問的部件、透過資料匯流排雙向傳輸。

## 2. volatile的使用最佳化

著名的Java併發程式設計大師 `Doug lea`在 `JDK 7`的併發包裡新增一個佇列集合類 `LinkedTransferQueue`，它在使用 `volatile`變數時，用一種**追加位元組**的方式來最佳化佇列出隊和入隊的效能。

```java
/** 佇列中的頭部節點 */
private transient final PaddedAtomicReference<qnode> head;
/** 佇列中的尾部節點 */
private transient final PaddedAtomicReference<qnode> tail;
static final class PaddedAtomicReference <t> extends AtomicReference T> {
        // 使用很多4個位元組的物件引用追加到64個位元組
        Object p0, p1, p2, p3, p4, p5, p6, p7, p8, p9, pa, pb, pc, pd, pe;
        PaddedAtomicReference(T r) {
        super(r);
        }
    }
public class AtomicReference <v> implements java.io.Serializable {
private volatile V value;
// 省略其他程式碼
}
```

它使用一個內部類型別來定義佇列的 頭節點（head）和尾節點（tail），而這個內部類 `PaddedAtomicReference`相對於父類 ` AtomicReference`只做了一件事情，就是將共享變數追加到64位元組。

那麼看到這裡，小夥伴們大多會有疑惑：*為什麼追加位元組能夠提高併發程式設計的效率？* 那麼就需要先了解一下快取行的概念。

> **快取行**：快取中可以分配最小儲存單位。快取行大小一般為32~256個位元組。**最常見的快取行大小是64個位元組。當多執行緒修改互相獨立的變數時，若這些變數共享一個快取行的話，就會影響彼此的效能，即偽共享問題**。

## 3. 偽共享問題

舉例說明：在核心1上執行的執行緒想更新變數 `X`，同時核心2上的執行緒想要更新變數 `Y`。不幸的是，這兩個變數在**同一個快取行**中。每個執行緒都要去競爭快取行的所有權來更新變數。如果核心1獲得了所有權，快取子系統將會使核心2中對應的快取行失效。當核心2獲得了所有權然後執行更新操作，核心1就要使自己對應的快取行失效。這會來來回回的經過 `L3`快取，大大影響了效能。如果互相競爭的核心位於不同的插槽，就要額外橫跨插槽連線，問題可能更加嚴重。

![微信截圖_20210922172847.png](https://developer.hs.net/storage/attachments/2021/09/22/yik5i3K8EBtlldbzwHzlEbOBPqKbS1qonaoech40_thumb.png "3156")

**為什麼追加64位元組能夠提高併發程式設計的效率？**

因為對於絕大多數處理器的L1、L2或L3快取的快取記憶體行是64個位元組寬，且不支援部分填充快取行。這意味著，如果佇列的頭節點和尾節點都不足64位元組的話，處理器會將它們都讀到同一個快取記憶體行中，在多處理器下每個處理器都會快取同樣的頭、尾節點，當一個處理器試圖修改頭節點時，會將整個快取行鎖定，那麼在快取一致性機制的作用下，會導致其他處理器不能訪問自己快取記憶體中的尾節點，而佇列的入隊和出隊操作則需要不停修改頭節點和尾節點，所以在多處理器的情況下將會嚴重影響到佇列的入隊和出隊效率。`Doug lea`使用追加到64位元組的方式來填滿高速緩衝區的快取行，避免頭節點和尾節點載入到同一個快取行，使頭、尾節點在修改時不會互相鎖定。

## 參考文獻

- 《*Java併發程式設計的藝術*》</v></t></qnode></qnode>

Java多執行緒開發|volatile與偽共享問題

相關文章