一、環境約束
此外，還有電路內互連線的延時也沒有考慮在內
四個環境約束：
1.輸出負載
如果電路的輸出負載過大，將會加大電路的transition time，從而影響電路時序
此外，若dc預設輸出負載為0，即相當於不接負載，這樣綜合出來的電路時序顯然過於樂觀，不能反映實際工作情況
可以設定一個精確的值，也可以使用現有工藝庫單元的load值來代替
2.輸入驅動強度
如上圖所示，給埠IN1設定了一個邏輯閘的driving_cell
3.環境條件
在晶圓廠提供的工藝庫中，各個單元的延遲都是在標準條件下得到的，一旦電路環境發生改變，必然影響到電路的時序特性
溫度、電壓、工藝對電路時序的影響如下：
因此。工藝庫提供了幾種工作模型以供設計者選擇
/*********************************************************************/
/*********************************************************************/
4.連線負載模型
下圖給出了工藝庫中連線延遲的模型
/*********************************************************************/
/*********************************************************************/
如果連線連線的是不同的模組，那麼該如何估計？
圍繞：連線B1和B2的連線的負載模型用圍繞它們的模組的負載模型代替，即用SUB的負載模型;
頂層：使用頂層模組的負載模型代替；
分段：分別根據穿過的三段模型相加得到
設定方式
二、約束後檢查
