FPGA 文章列表
- 提供高達 58 Gbps 的收發器速率、AGFA023R31C2E1VB/AGFA023R31C2I1V/AGFA023R31C2I2VB現場可程式設計門陣列 (FPGA)程式設計陣列FPGA
- 基於FPGA的NC影像質量評估verilog實現,包含testbench和MATLAB輔助驗證程式FPGAMatlab
- FPGA筆記[2]-撥碼開關控制LED燈FPGA筆記
- (FPGA) XCKU15P-1FFVE1517E XCKU15P-3FFVE1517E XCKU15P-2FFVE1517E IC適用於智慧IP整合的SmartConnect技術FPGA
- 基於膚色模型的人臉識別FPGA實現,包含tb測試檔案和MATLAB輔助驗證模型FPGAMatlab
- FPGA/EDA實驗箱-競賽普及版(ALTERA)FPGA
- FPGA注意事項——鎖存器的產生FPGA
- 《FPGA的人工智慧之路——基於Intel FPGA開發的入門到實踐》FPGA人工智慧Intel
- 提供無縫、靈活的介面橋接，LAV-AT-G30-1ASG410I、LAV-AT-G30-2ASG410I、LAV-AT-G30-3ASG410I通用FPGA橋接FPGA
- 乙太網：FPGA輸出delay（A7實現）FPGA
- 【CRC校驗方法】+【FPGA實現(傳送端)】FPGA
- CPLD與FPGA都是通用可程式設計邏輯器件。在下面關於CPLD與FPGA的選項中，正確的是（）FPGA程式設計
- FPGA入門筆記011_B——搭建串列埠收發與存取雙口RAM簡易應用系統FPGA筆記串列埠
- 【FPGA基礎】Latch基礎FPGA
- 基於EP4CE6F17C8的FPGA可調校數碼管時鐘例項FPGA
- 基於EP4CE6F17C8的FPGA鍵控燈例項FPGA
- Xilinx ZYNQ 7000+Vivado2015.2系列（八）ARM+FPGA的優勢，PS控制PL產生需要的PWM波（基於AXI匯流排）FPGA
- 基於EP4CE6F17C8的FPGA雙數碼管六十進位制秒計數例項FPGA
- m基於FPGA的電子鐘verilog實現,可設定鬧鐘,包含testbench測試檔案FPGA
- 基於EP4CE6F17C8的FPGA數碼管動態顯示例項FPGA
- m基於FPGA的Alamouti編碼verilog實現,包含testbench測試檔案FPGA
- FPGA的時鐘IP核知識點FPGA
- OMAP-L138 + FPGA開發板（Pin-To-Pin國產FPGA）FPGA
- FPGA的DAC轉換部分遇到的問題FPGA
- 基於膚色模型和中值濾波的手部檢測演算法FPGA實現,包括tb測試檔案和MATLAB輔助驗證模型演算法FPGAMatlab
- 基於EP4CE6F17C8的FPGA流水燈例項FPGA
- FPGA數碼管知識點整理FPGA
- 設計原理圖：基於TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速資料處理核心板S3FPGA
- XCZU19EG板卡設計資料：610-基於6U VPX 的FPGA XCZU19EG儲存陣列FPGA陣列
- (FPGA)XC5VLX30T-1FF323C,XC5VLX30T-2FF323I技術引數FPGA