各種濾波器網路模擬遇到的問題

使用軟體:LTspice (ADI推薦的模擬軟體)

1、模擬的前置問題研究
為什麼在LC諧振點會產生大於0的增益?
問題比較突兀,以簡單的例子來驗證:

上圖新增了一個簡單LC低通濾波器,理想狀態下LC低通濾波器的幅頻響應曲線應該是一個非常平滑的曲線,如下圖所示:

但實際上存在一個非常大的尖峰訊號,我們放大一下來看:

可以看到最大值可以達到60dB的增益(實際上最大增益趨向於無窮,大小取決於取樣點數和取樣方法,可以見下圖展示的增加取樣點數的效果),這對任何無源濾波系統幾乎是不可能的,當然存在即是合理,其存在的意義說明模擬的電路出了問題,那麼為什麼看似合理的模擬系統會出現這樣的問題呢?

原因實際上有很多考慮,首先LTSpice的線路阻抗預設是0.1mΩ,其次我們可以觀察到尖峰的頻率中心在1KHz,和電路的中LC諧振頻率完全符合(\(f=1/2Π\sqrt{LC}\)),但是這並不是巧合,我們可以簡單推導一下,輸入阻抗和系統諧振之間的關係,
當頻率達到1Khz的時候此時L=C,電路的模型可以轉化為如下(注意此處測量的Vin位置變化了):

電路的阻抗如下:
而此時容抗和感抗完全一致:
也就是說:
整個電路呈現電阻特性,即\(Z=R_1\),
所以整個迴路電流等於輸入電壓除以訊號源內阻,輸出電壓等於電容兩端的電壓 ,等於電流乘以容抗,最後計算出來是等於:
也就是說係數\(\frac{1}{R_s}\sqrt{\frac{L}{C}}\)決定了輸出電壓的大小,也就是目前Vout和Vin的比值,那麼為什麼在上文中Vout會和V1的比值變成一個很大的數呢?(注此處\(R_s = R_1\))
我們測量一下就知道,實際上此時迴路處於短路狀態,只有線阻的電壓大小,測量可知:

所以Vout/V1趨近於無窮。
紅色的部分代表了目前Vout和Vin比值,其受\(R_1\)大小的影響而變化,效果如下:

其大小隨著電阻變化而變化,符合上式計算條件。
同時為了模擬常規的使用情況,和減少諧振點的影響,我們將訊號源的內阻設定為50Ω,濾波器負載後端的輸出設定為50歐姆的阻抗來模擬網路的頻幅特性曲線,如下圖所示:

其幅頻響應曲線如下圖所示:
可以看到隨著感抗的提升V1的電壓隨之提升,但容抗減小R2與C1構成的並聯電路的阻抗大小隨之減小,導致Vout持續下降,而V1持續上升,由於後端負載電路R2的存在導致紅色部分Vout與V1的比值,也就是增益會有大於1的趨勢,這並不是電路出現的問題,需要和上邊的諧振問題分開來看待。
2、電路1模擬
仍遵循50歐姆阻抗輸入,50歐姆阻抗輸出的預設條件,模擬其幅頻特性

模擬其幅頻特性橫軸從100KHz至500Mhz,其基本頻幅特性如下:

截止頻率偏移至25Mhz左右。
3、電路2模擬
仍遵循50歐姆阻抗輸入,50歐姆阻抗輸出的預設條件。

模擬其幅頻特性橫軸從100KHz至500Mhz
其效果如下,為帶陷濾波,中心頻率為20Mhz左右。

左-3dB頻點:
右-3dB頻點:
模擬帶陷頻寬在15.15 ~ 27.176Mhz之間,大概12Mhz左右。
4、電路3模擬
仍遵循50歐姆阻抗輸入,50歐姆阻抗輸出的預設條件,模擬其幅頻特性縱軸
電路如下:

本帶通濾波系統下中心增益頻率為:

右-3dB衰減頻率為:

左-3dB衰減頻率為:

模擬帶通頻寬在15.9~ 16.86Mhz之間,大概1Mhz左右。