MakeFile 學習筆記一 核心內容

linux下的make , windows下的nmake
標頭檔案中。為了避免重複包含使用
#ifndef FILE2_H_
#define //條件編譯
 ...
#else
 ...語句2
#endif
//以及ifdef用它隔離一些與特定標頭檔案，程式庫和其他檔案版本有關的程式碼。
#ifdef 語句1 //常常測試是否定義 __DEBUG
 //程式2
 #define ...
#endif
Makefile規則：
 1：如果這個工程沒有編譯過，那麼我們的所有C檔案都要編譯並被連結。
 2：如果這個工程某幾個C檔案被修改，那麼我們只編譯被修改的C檔案，並連結目標程式。
 3：如果這個工程標頭檔案被改變，我們需要編譯引用了這幾個標頭檔案的C檔案
Makefile書寫規則：
target:prerequistites...
 command
 ..
 prerequistes就是要生成target所需要的檔案或目標。
 command 就是make需要執行的命令（任意的shell命令）
 簡單說來就是prerequistites中如果有一個以上比target檔案要新的話，command中所定義的命令就會被執行。 這就是Makefile最核心的內容。
例子：
 edit:main.o kbd.o command.o display.o\
   insert.o search.o files.o utils.o
  cc -o edit main.o kdb.o command.o display.o\
   insert.o search.o files.o utils.o
 main.o:main.c defs.h
   cc -c main.c
 kbd.o:kbd.c defs.h command.h
   cc -c kdb.c
 command.o:command.c def.h command.h
   cc -c command.c
 ...
 clean :
        rm edit main.o kbd.o command.o display.o \
           insert.o search.o files.o utils.o
    \是換行符意思，與C語言中一樣，目標檔案包含依賴關係。main.o等檔案是main.c的
    目標檔案，又是edit的依賴檔案。
    定義好執行關係後，後續一行定義瞭如何生成目標檔案的作業系統命令。一定要以Tab為
    開頭。 make不管命令是怎麼工作的，它只比較targets檔案和prerequistites檔案的修改日期。
clean是動作，類似與C中的lable,後面沒有內容make就不會去找檔案的依賴關係。
make clean 用來清楚所有的目標檔案以便重新編譯。
make的工作過程：
 1、make會在當前目錄下找名字叫“Makefile”或“makefile”的檔案。
    2、如果找到，它會找檔案中的第一個目標檔案（target），在上面的例子中，他會找到“edit”這個檔案，並把這個檔案作為最終的目標檔案。
    3、如果edit檔案不存在，或是edit所依賴的後面的 .o 檔案的檔案修改時間要比edit這個檔案新，那麼，他就會執行後面所定義的命令來生成edit這個檔案。
    4、如果edit所依賴的.o檔案也存在，那麼make會在當前檔案中找目標為.o檔案的依賴性，如果找到則再根據那一個規則生成.o檔案。（這有點像一個堆疊的過程）
    5、當然，你的C檔案和H檔案是存在的啦，於是make會生成 .o 檔案，然後再用 .o 檔案生命make的終極任務，也就是執行檔案edit了。
    如果這個工程被編譯過了，當修改其中一個原始檔，比如file.c 那麼根據依賴性。file.o會被重編譯，於是file.o就是最新了，於是file.o的檔案修改逼edit新，於是edit也被重新編譯。說明make的命令並不是順序只執行一次。
四：makefile中使用變數：例子
      edit : main.o kbd.o command.o display.o \
                  insert.o search.o files.o utils.o
            cc -o edit main.o kbd.o command.o display.o \
                       insert.o search.o files.o utils.o
  [.o]文字的字串被重新了兩次，如果工程需要加入一個新的[.o]檔案，我們需要在兩個地方加（應該是三個，還有一個在clean中）。
  如果工程比較複雜，makefile不容易為何，於是可以使用變數.
 宣告一個變數：objects,OBJECTS,objs,OBJS,obj或者OBJ:
 makefile一開始就這樣定義：
  objects = main.o kdb.o comman.o display.o \ insert.o search.o files.o utils.o
  於是在makefile中可以使用
  edit:$(objects)                  
   cc -o edit $(objects)
 五：讓make自動推導：
  GNU的make很強大，會自動識別.o檔案所需要的.c檔案。
  如果make找到whatever.o 那麼whatever.c就whatever.o的依賴檔案，並且cc -c whatever.c會被推匯出來，於是makefile可以寫成
  main.o:defs.h  //省略了.c檔案以及cc -c ..部分
  kbd.o : defs.h command.h
    command.o : defs.h command.h
    display.o : defs.h buffer.h
  這就是make的隱晦規則。
 六：另類風格的makefile:
  重複的.h可以被收攏起來。
  $(objects):defs.h  //前面所有的.o檔案都需要def.h
  kdb.o command.o files.o:command.h
  display.o insert.o search.o file.o:buffer.h   // 這讓我想起來CSS規則。
七、清空目標檔案的規則  
 clean:
  rm edit $(objects)
 更為穩健的做法是：
 .PHONY:clean
 clean:
  -rm edit(objects)
 .PHONY表示偽目標，rm前的減號是也許某些檔案出現問題，不要管，繼續做後面的事情。一般用來清除，規矩是“clean 從來都是在檔案的最後。