rk3568硬體開發筆記（第四篇 ） 固態硬碟電路設計

rk3568 硬體開發筆記（第四篇 ） 固態硬碟電路設計

 

開發板上使用標準 PCIe3.0 連線座，可安裝外部 PCIe 板卡進行通訊。

  工作模式：Root Complex(RC) 。

  鏈路支援 4 lane 資料介面。

  100MHz 時鐘是由外掛時鐘晶片提供的。

 

第一節：pcie3.0 介面CPU 端

主要網路有2 組TX 、2 組RX 、1 組clk ，以及1 組供電，分別是0.9 和1.8V ；

差分線需要做100 Ohm 阻抗控制，其中R500 是參考電阻可調節驅動能力；

 

第二節：pcie3.0 介面電路

說明：

1 、介面採用M.2 聯結器，介面型別M-KEY ，75PIN ；

2 、2 組TX 訊號加耦合電容，一般為100pf ；

3 、其他訊號有復位、喚醒、和參考時鐘；

4 、PCIE3.0 預設接SSD 固態硬碟，電流一般在3A 以內，電壓3.3V ；

 

第三節：rk3568 pcie3.0 對於clk 的處理

 

RK 開發文件明確指出，PCIE30 和EP 裝置連線，CLK 訊號需要外接

因此增加PI6C557-03BLE 時鐘發生器，

時鐘發生器外圍電路說明：

1 、時鐘發生器1 2 3 8 腳透過上拉/ 下拉電阻進行配置，

2 、需要外掛25MHZ 晶振，匹配電容選8.2pf ；

3 、如果主機板走 50ohm 阻抗

那麼R2016 = 475ohm 提供的 IREF=f 2.32 mA . 輸出電流 ( IOH ) i= 6 * IREF .6x2.32X50=696mV

4 、時鐘訊號輸入輸出上面加33R 匹配電阻，對接加49.9R ；

 

 

 

附圖

以上電路設計基於下圖新創雲R680A-Q2 開發板