ORihard KCU116E: 經濟實惠的 100Gbps 網路和儲存 FPGA 開發平臺
ORihard KCU116E: 經濟實惠的 100Gbps 網路和儲存 FPGA 開發平臺
Kintex® UltraScale+™ 系列被認為是 Xilinx® 基於 TSMC 16 nm FinFET 技術構建的、具有最佳“價格/效能/瓦特”平衡比的 FPGA 器件。結合皆為新的 UltraRAM 和互連最佳化技術 (SmartConnect),該器件為需要透過高階功能收發器實現 100 Gbps 連線核心的應用提供了最經濟實惠的解決方案。這個系列專門為網路和儲存應用而設計,如網路包處理和無線 MIMO 技術、100 Gbps 有線網路、工業和資料中心網路加速以及 NVMe SSD(固態硬碟)儲存加速。本文透過使用 Design Gateway 的 TOE100G-IP 核心和 NVMeG4-IP 核心,在 Xilinx 的 KCU116E 評估套件上演示了 TCP 解除安裝引擎網路和 NVMe SSD 實現的100Gbps 解決方案。其中,TOE100G-IP 核心用於在 100 GbE 介面上進行 12GB/s TCP 傳輸的 CPU 解決方案,而 NVMeG4-IP 核心則能夠實現每個 SSD 約 4GB/s 的難以置信的快速傳輸效能。
Kintex® UltraScale+ KCU116E 評估套件簡介
KCU116E 非常適用於評估 Kintex UltraScale+ 的關鍵功能,尤其是 28 Gbps 收發器效能。該套件非常適用於基於 XCKU5P-2FFVB676E FPGA 器件的快速原型開發。
板上包括一個板載的 1GB 64 位 DDR4-2666、以及用於多達 2 個 M.2 NVMe SSD 介面的 PCIe Gen4 x8 通道。16 x 28 Gbps GTY 收發器可用於組成 PCIe Gen4 X8和 2 個 100 GbE 介面,並提供各種外設介面和 FPGA 邏輯以方便使用者進行定製設計。
圖 1:KCU116E 評估套件。
透過搭配 Design Gateway 的 IP Cores,KCU116E 能提供開發最先進的 100Gbps 網路和儲存解決方案所需的一切,而且不需要 MPSoC 支援。
實現 100Gbps 網路和儲存解決方案
圖 2:KCU116E 的 100Gbps 網路和儲存解決方案。(圖片來源:Design Gateway)
儘管 Kintex UltraScale+ 器件不像 Zynq UltraScale+ 那樣採用了 MPSoC 技術,但透過利用 Design Gateway 的 IP Cores 解決方案,可以實現網路和 NVMe 儲存協議處理,無需處理器和作業系統。
1. TOE100G-IP:100GbE 全 TCP 協議棧 IP Core,無需 CPU
2. NVMeG4-IP:獨立的 NVMe 主機控制器,內建 PCIe Gen4 IP 軟核
TOE100G-IP 和 NVMeG4-IP 都可以在不需要 CPU/OS/驅動的情況下執行。對於使用這兩種 IP 的控制和資料路徑的使用者邏輯,可以由 Microblaze 的純硬體邏輯或裸機作業系統來實現,以使高層應用和演算法的開發更快、更容易,而無需擔心複雜的網路和 NVMe 協議。這為先進的系統級解決方案創造了新的機會,如感測器資料採集、板載計算和基於 AI 的邊緣計算裝置。
Design Gateway 的 TOE100G-IP 用於 UltraScale+裝置
圖 3:TOE100G-IP 系統。(圖片來源:Design Gateway)
TOE100G IP 核心執行 TCP/IP 協議棧(在硬線邏輯中),與 Xilinx 的 100Gb 乙太網子系統模組連線,用於下層硬體。TOE100G IP 的使用者介面包括一個用於控制訊號的暫存器介面、一個用於資料訊號的 FIFO 介面。TOE100G IP 旨在與 100Gb 乙太網子系統連線,後者使用 512 位 AXI4-ST 連線至使用者介面。Xilinx 提供的乙太網子系統包括 EMAC、PCS 和 PMA 功能。100Gb 乙太網子系統的使用者介面時脈頻率等於 322.265625 MHz。
TOE100G-IP 的特點
· 完整的 TCP/IP 堆疊實施
· 一個 TOE100G IP 支援一個會話(可透過使用多個 TOE100G IP 實現多重會話)
· 同時支援伺服器和客戶端模式(被動 /主動開啟和關閉)
· 支援 Jumbo 框架
· 透過標準 FIFO 介面提供簡單的資料介面
· 透過單埠 RAM 介面進行簡單的介面控制
XCKU5P-2FFVB676E FPGA 器件上的 FPGA 資源使用情況如下表 1 所示。
表 1:Kintex Ultrascale+ 器件的使用統計示例
有關 TOE100G-IP 的更多詳情,請參閱其規格書。可從 Design Gateway 網站下載規格書。
Design Gateway 的 GTY 收發器的 NVMe PCIe Gen4 主機控制器
Kintex UltraScale+ 有一個 GTY 收發器,能夠支援 PCIe Gen4 介面,但不含 PCIe Gen4 整合塊和 ARM 處理器。
Design Gateway 透過開發 NVMeG4-IP 核心解決了這個問題,該核心能夠作為獨立 NVMe 主機控制器執行並在單個核心中內建 PCIe 軟 IP 和 PCIe 橋接邏輯。NVMe PCIe Gen4 固態硬碟訪問的啟用簡化了使用者介面,使標準功能設計易於使用,而不需要掌握 NVMe 協議的知識。
圖 4:NVMeG4-IP 框圖。(圖片來源:Design Gateway)
NVMeG4-IP 的特點
· 能夠實現應用層、事務層、資料鏈路層和物理層的某些部分在沒有 CPU 或外部 DDR 儲存器的情況下訪問 NVMe SSD
· 使用配置為 4 通道 PCIe Gen4(256 位匯流排介面)的 Xilinx PCIe PHY IP 進行操作
· 包含 256 KB RAM 資料緩衝區
· 支援六條命令,即識別、關斷、寫入、讀取、 SMART 和重新整理(可選擇支援其他命令)
· 使用者時脈頻率必須大於或等於 PCIe 時鐘(Gen4 為 250 MHz)
XCKU5P-2FFVB676E FPGA 器件上的 FPGA 資源使用情況如下表 2 所示。
表 2:Kintex Ultrascale+ 器件的實施統計舉例
有關 NVMeG4-IP 的更多詳情,請參閱其規格書。可從 Design Gateway 網站下載規格書。
在
KCU116E 上實施 TOE100G-IP 的舉例和效能結果
圖
5 所示為基於 KCU116E 的參考設計,以展示 TOE100G-IP 的應用情況。該演示系統包括裸機作業系統 Microblaze 系統、使用者邏輯和 Xilinx 的 100Gb 乙太網子系統。
圖 5:TOE100G-IP 演示系統框圖。(圖片來源:Design Gateway)
該演示系統專們用於評估 TOE100G-IP 在客戶端和伺服器模式下的操作。使用測試邏輯功能,可在測試模式下傳送和接收資料,以便在使用者介面側獲得儘可能高的資料速度。對於使用 KCU116E 的 100GbE 介面,需要四個 SFP+ 收發器 (25GBASE-R) 和光纖電纜,如圖 6 所示。
圖 6:在 KCU116 上安裝的 TOE100G-IP 演示環境。(圖片來源:Design Gateway)
圖 7 顯示了 100G 與其他 (1G/10G/25G/40G) 比較時的示例測試結果。
圖 7:TOE100G-IP 與 KCU116E 上的 1G/10G/25G/40G 效能比較。(圖片來源:Design Gateway)
測試結果表明, TOE100G-IP 能夠實現大約 12GB/s 的 TCP 傳輸速度。
在
KCU116E 上的 NVMeG4-IP 實施和效能結果示例
圖
8 所示為基於 KCU116E 的參考設計,以展示 1CH NVMeG4-IP 的實施情況。如果使用者定製設計的 FPGA 資源可用的話,可以實施 NVMeG4-IP 的多個例項以實現更高的儲存效能。
關於 NVMeG4-IP 參考設計的更多詳情,請參考 Design Gateway 網站上提供的 。
圖 8:NVMeG4-IP 參考設計概覽。(圖片來源:Design Gateway)
該演示系統旨在透過 KCU116E 上的 NVMe SSD 寫入/驗證資料。使用者可透過序列控制檯控制測試操作。為了使 NVMe SSD 與 KCU116E 連線,需要一塊 AB18-PCIeX16 介面卡板,如圖 9 所示。
圖 9:在 KCU116E 上安裝的 NVMeG4-IP 演示環境。(圖片來源:Design Gateway)
使用 512 GB Samsung 970 Pro 時,在 ZCU116 上執行演示系統的示例測試結果如圖 10 所示。
圖 10:使用 Samsung 970 PRO S 時,ZCU116 上 NVMe SSD 的讀/寫效能。(圖片來源:Design Gateway)
結語
TOE100G-IP 和 NVMeG4-IP 核心都提供了在 KCU116E 板上使用 100Gbps 連線功能的解決方案,可實現網路和 NVMe 儲存應用。一個 TOE100G-IP 能夠在 100GbE 上進行大約 12GB TCP 傳輸。NVMeG4-IP 可以透過 NVMe PCIe Gen4 提供卓越的高效能儲存,每塊 SSD 的速度約為 4GB/s。NVMeG4-IP 的多個例項可用於組成 RAID0 控制器,並可提高儲存效能,以匹配 100GbE 的傳輸速度。
利用 KCU116E 評估套件和 Design Gateway 的網路與儲存 IP 解決方案,就有可能以最少的 FPGA 資源實現最高效能的目標,從而獲得基於 Xilinx® Kintex UltraScale+® 器件的、經濟實惠的解決方案或產品。
VX: orihard2014
來自 “ ITPUB部落格 ” ,連結:http://blog.itpub.net/31555632/viewspace-2920613/,如需轉載,請註明出處,否則將追究法律責任。
相關文章
- 平臺經濟崛起改變網際網路治理模式模式
- 【觀點】從平臺經濟到平臺經濟學
- 平臺經濟將與實體經濟深度融合VOHC
- iw平臺經濟將與實體經濟深度融合
- 為高效能FPGA平臺選擇合適的儲存器FPGA
- 儲存系列1-openfiler開源儲存管理平臺實踐
- 儲存論——經濟訂貨批次的R實現
- 直播平臺軟體開發過程中的雲端儲存和備份
- 雲平臺分散式儲存池建立實施經驗分享分散式
- 網路分流器|基於複合儲存的100Gbps DPI技術
- 濟寧能源網際網路管理系統開發能耗大資料分析平臺搭建大資料
- 商業研究(16):實體經濟之殤,網際網路經濟之困?
- [譯] Scratch 平臺的神經網路實現(R 語言)神經網路
- 智和信通:以自主研發的智和網管平臺為基礎,實現科研院所網路運維平臺定製開發運維
- 【Python3網路爬蟲開發實戰】5-資料儲存-1 檔案儲存-1 TXT文字儲存Python爬蟲
- 資料中臺的儲存系統和計算平臺列舉
- Tensorflow儲存神經網路引數有妙招:Saver和Restore神經網路REST
- 大資料儲存平臺之異構儲存實踐深度解讀大資料
- 網際網路經濟下的信貸模式模式
- 區域儲存網路(SAN)與 網路直接儲存(NAS)
- 用經濟學的眼光看儲存虛擬化薦
- 【Python3網路爬蟲開發實戰】5-資料儲存-1 檔案儲存-2 JSON檔案儲存Python爬蟲JSON
- 低程式碼平臺+阿里雲端儲存:讓業務開發更簡單,資料儲存更安全阿里
- 從GPU、TPU到FPGA及其它:一文讀懂神經網路硬體平臺戰局GPUFPGA神經網路
- 網路遊戲的經濟系統解析遊戲
- vivo資料庫與儲存平臺的建設和探索資料庫
- 實現基於zoom平臺上的oss額外儲存OOM
- 浪潮卓數承建:濟南“e惠企”雲平臺被評為全國樣板
- c++跨平臺開發經驗C++
- 【Python3網路爬蟲開發實戰】5-資料儲存-2-關係型資料庫儲存-1 MySQL儲存Python爬蟲資料庫MySql
- HTML5中的網路儲存實現方式HTML
- “+網際網路”後的新實體經濟是六萬億的廣闊天地
- 開源物聯網平臺和智慧家居平臺
- 社交網路如何引入分享經濟?
- WeTest質量雲平臺,618盛惠活動開啟
- 雲知聲: 基於 JuiceFS 的超算平臺儲存實踐UI
- 【Python3網路爬蟲開發實戰】5-資料儲存-3-非關係型資料庫儲存-2 Redis儲存Python爬蟲資料庫Redis
- 【Python3網路爬蟲開發實戰】5-資料儲存-3-非關係型資料庫儲存-1 MongoDB儲存Python爬蟲資料庫MongoDB