使用擴充套件SRAM設計的存內計算

最近的ISSCC上，臺積電的研究人員提出了一種基於數字改良的SRAM設計存內計算方案，能支援更大的神經網路.
 

 
上圖顯示了臺積電用於其測試的擴充套件 陣列配置——陣列的一部分被圈出。每個切片具有256個資料輸入，它們連線到“ X”邏輯（稍後將對此邏輯進行更多介紹）。資料輸入向量的連續位在連續的時鐘週期中提供給“ X”門。每個切片儲存256個4位權重段，每個資料輸入一個權重半位元組。這些權重位使用常規的SRAM單元，因為它們可能會經常更新。儲存在每個權重位中的值連線到“ X”邏輯的另一個輸入。
 
下圖說明了如何將此邏輯整合到SRAM中

 
其中“ X”是2輸入或非門，具有資料輸入和權重位作為輸入。（兩個“一位”值的乘積由“與”門實現；透過使用反相訊號值和DeMorgan定理，2輸入“或非”門在面積和功率方面都具有效率。）在每個限幅之間，有一個加法器樹和一個加法器樹。整合了部分和累加器邏輯，如下圖所示。

 
上圖中的加權位儲存使用常規的SRAM拓撲-對於6T的位單元，加權位字線和位線照常連線。每個單元上的儲存值都扇出到或非門的一個輸入。
 
每個切片的輸出表示每個權重向量的半位元組的部分乘積和。擴充套件陣列之外的其他邏輯提供了移位和相加計算，以實現更寬的權重值表示。例如（有符號或無符號整數）16位權重將合併來自四個條帶的累加器結果。