摩爾定律的現在及未來

引言

圖1：原圖來自《在積體電路上容納更多元件》一文

　　1965年，英特爾的聯合創始人戈登·摩爾預測，單個晶片上的電晶體數量大約每兩年翻一番，而成本只會有極小的增加。該預測被稱為摩爾定律，如圖1所示。單個裝置上的電晶體或元件越多，在單個裝置效能提升的同時，其成本卻在降低。

　　在新冠肺炎疫情的影響下，世界的數字化在過去兩年裡急劇加速，而半導體產業及其創新強化了數字化程式。

　　“技術對人類而言從未像現在這樣重要。在四大超級技術力量的推動下，萬物都在數字化。——帕特·基辛格英特爾CEO”

　　這四大超級技術力量是無所不在的計算、從雲到邊緣的基礎設施、無處不在的連線和人工智慧，它們將超越並改變世界。目前，我們看到世界對算力的需求永無止境，更多的算力將持續推動行業進行更多創新。例如，全球每天會產生約270000PB（即27x1019）的資料。預計到2030年，平均每個人將擁有1petaflop（每秒進行1015次浮點運算）的算力和1PB的資料，時延不到1毫秒。這種對計算能力越來越強的需求，是驅動行業推進摩爾定律的動力。

　　40多年來，英特爾工程師不斷創新，將越來越多的電晶體整合到更小的晶片上，持續推進摩爾定律。2010年代中後期，業界曾多次預測“摩爾定律已死”，我覺得這樣的報導被過分誇大了。創新並未止步，英特爾將一如既往地透過製程工藝、封裝和架構等方面的創新來推進摩爾定律。挑戰一直存在，而英特爾也已準備好面對挑戰。

當下的創新

　　 製程

圖2：隨時間的推移，電晶體方面的創新

　　如圖2所示，英特爾不懈推進摩爾定律，在製程工藝的基礎創新方面有著深厚底蘊。當晶片上的特徵縮小到原子級別大小時，英特爾的工程師和科學家不斷面臨著物理學帶來的挑戰並克服它們。憑藉高k金屬柵極技術、三柵極3D電晶體和應變矽等發明，英特爾持續提供突破性技術以推進摩爾定律。到2000年代後期，隨著物理尺寸不斷縮小，業界意識到需要其他領域的創新以跟上摩爾定律的步伐，包括材料科學、新的製程架構和設計工藝協同最佳化（DTCO）。

　　英特爾下一個偉大的架構創新是RibbonFET，這是英特爾在Gate All Around（GAA）電晶體上的實現，將與Intel 20A一同推出。RibbonFET代表了英特爾自FinFET以來的首個全新電晶體架構。RibbonFET能在更小的佔用空間中，以相同的驅動電流提供更快的電晶體開關速度。同時，英特爾還提供業界首個背面電能傳輸架構PowerVia。以前，電源來自裸片頂部並與訊號互連“競爭”。現在透過分離電源和訊號，能更有效地使用金屬層，這減少了對兩者的權衡，並提升了效能。下一代極紫外（EUV）光刻技術，即高數值孔徑（High-NA），進一步提高了解析度並減少誤差，降低了製程工藝的複雜性，同時提高了設計規則的靈活性。英特爾正與ASML及其他生態夥伴緊密攜手，率先將這項技術投入量產。

　　這些例子只是開始。在Intel 20A和Intel 18A節點引入RibbonFET和PowerVia之後，新的後續製程節點已經在開發中，進一步最佳化了功耗、效能和密度。這些進步得益於多項創新，包括後端金屬電阻和電容的改進、電晶體架構和庫架構的改進。正如英特爾在2021年7月所宣佈的，隨著英特爾逐步實施這些創新和其他方面創新，我們預計到2024年在電晶體的每瓦效能水平上與行業齊頭並進，到2025年取得領先地位。

　　 封裝

圖3：隨時間的推移，封裝方面的創新

　　封裝的作用及其對摩爾定律微縮的貢獻正在演進。直到2010年代，封裝的主要作用是在主機板和晶片之間傳輸電源和訊號，並保護晶片。從引線鍵合技術和引線框架封裝，到陶瓷基板上的倒裝晶片技術，再到對有機基板的採用和多晶片封裝的引入，彼時的每一次演進都增加了連線數量。這些連線能支援晶片中的更多功能，而這也是摩爾定律微縮所需的。封裝是實現摩爾定律效益的載體。（如圖3所示）

　　展望未來，隨著進入先進封裝時代，我們看到封裝帶來了電晶體密度的提升。甚至連戈登本人也意識到了封裝的重要性，並在他的原始論文中寫到：“事實證明，用較小的功能模組構建大型系統可能會更經濟，這些功能模組將分別進行封裝和互連。”隨著進入先進封裝時代，這些2D和3D堆疊技術為架構師和設計師提供了工具，以進一步增加單個裝置的電晶體數量，並將有助於實現摩爾定律所需的微縮。

　　例如，英特爾的嵌入式多晶片互連橋接（EMIB）技術，允許設計師在封裝中（如戈登所說）“容納更多電晶體”，從而遠遠超過單個晶片的尺寸限制。EMIB技術還支援在一個封裝中使用來自不同工藝節點的晶片，允許設計師為特定IP選擇最佳工藝節點。英特爾的Foveros技術提供了業界首創的有源邏輯晶片堆疊能力，能在三維空間中增加邏輯電晶體。這兩項成就體現了英特爾在為單個封裝內提供越來越多電晶體的方式上，發生了顯著變化。結合起來，這些技術可以實現前所未有的整合水平。例如Ponte Vecchio，英特爾將47種不同的晶片組合在一個封裝中，為先進封裝功能樹立了新的基準。

　　英特爾即將推出的下一代Foveros技術——Foveros Omni和Foveros Direct，提供了新的微縮、新的互連技術和新的混搭能力。Foveros Omni進一步將互連間距微縮到25微米，並增加了多個基礎晶片的選擇，與EMIB技術相比，其實現了近4倍的密度提升，同時也擴充套件了英特爾混搭基礎晶片的能力。Foveros Direct引入了無焊料直接銅對銅鍵合，可實現低電阻互連和10微米以下的凸點間距。由此產生的互連能力，為功能性裸片分割槽開闢了新的視野，這在以前是無法實現的。同時，該技術還能垂直堆疊晶片的多個有源層。隨著這些技術和其他技術進入市場，先進封裝將為設計師和架構師提供另一種工具用於推進摩爾定律。

未來的創新

　　 元件研究

圖4：英特爾元件研究團隊的主要研究領域

　　正如我之前提到的，我認為創新以及終端使用者的需求推動了摩爾定律的發展。英特爾的元件研究團隊專注於三個關鍵研究領域（如圖4所示），為未來更強大的計算提供基礎構建模組。英特爾有著完備的研究體系，這讓我們有信心在未來十年或更長時間持續推進摩爾定律。推進摩爾定律的未來創新，只受限於我們的想象力。最近，在2021年IEEE國際電子器件會議（IEDM）上，英特爾概述了未來創新的幾個領域。

　　英特爾研究工作的重點之一，是能在相同面積上提供更多電晶體的微縮技術。這包括光刻技術的創新，例如分子定向自組裝技術（DSA），以改進邊緣粗糙度和提高邊緣定位精準度。我們還在研究僅有幾個原子厚度的新型材料，以製造更薄的電晶體，從而縮小它們的整體尺寸。除了類似這樣的創新外，英特爾正在打造可行性技術以垂直堆疊電晶體，或是單片整合在同一塊晶片上；或是像芯粒（chiplets）一樣，透過使用先進封裝技術，如混合鍵合（hybrid bonding）技術，不斷縮小垂直介面間距。藉由新材料、電晶體架構創新、光刻技術突破和封裝發明等帶來的自由度，設計師只會受限於想象力。

　　隨著透過微縮實現更強大的計算，英特爾需要為晶片帶來新的功能並突破其限制，透過整合新材料能更高效地提供電源並滿足對記憶體的更大需求。英特爾還在研究鐵電和反鐵電材料，它們可以在不依賴低漏電電晶體的情況下，根據不同型別的物理特性保持其電荷狀態。英特爾發明了一種基於鐵電材料獨特物理特性的新型記憶體架構，該架構透過使用一個具有多個並聯電路的存取電晶體，實現儲存單元位密度的顯著提升。對於快取和主記憶體之間的嵌入式密集記憶體層而言，鐵電記憶體是非常好的選擇。

　　英特爾也在擁抱量子領域，不僅僅是以量子計算的形式，還在探索基於物理和材料科學新概念所衍生的新技術，這在未來可能會改變世界的計算方式。摩爾定律的長期發展，需要解決當前基於CMOS的計算對功耗需求呈指數增長的問題。為了持續推進摩爾定律，需要在環境室溫下利用材料中的量子效應（稱為量子材料），以擴充套件超低功耗解決方案。在2021年的IEDM上，英特爾分享了超越CMOS器件研究的一個巨大里程碑：磁電自旋軌道（MESO）邏輯器件的首次功能演示，其讀寫元件能在室溫下正常工作。自旋軌道輸出模組和磁電輸入模組都整合在器件中，並透過施加輸入電壓實現磁化狀態反轉。憑藉其能實現更高功能多數決定門（與NAND和NOR相比）的能力，由3個MESO器件形成的超低功耗多數決定門就能執行一個1位加法器，否則需要28個CMOS電晶體。

總結

圖5：摩爾定律下單個裝置電晶體數量的變化：過去、現在及未來

　　根據摩爾定律預測，單個裝置的電晶體數量將每兩年翻一番。摩爾定律由創新驅動，圖5展示了過去、現在及未來單個裝置電晶體數量的變化。在最初的40年裡，電晶體數量的增長主要得益於製程工藝的創新。展望未來，電晶體數量的增長將同時得益於製程工藝和封裝的創新。英特爾的製程工藝將繼續實現歷史性的密度提升，同時英特爾的2D和3D堆疊技術為架構師和設計師提供更多工具，以增加單個裝置的電晶體數量。當展望High NA、RibbonFET、PowerVia、Foveros Omni和Foveros Direct等創新技術時，英特爾意識到創新永無止境，因此摩爾定律仍將繼續前行。

　　總而言之，當考慮到所有制程工藝和先進封裝創新時，英特爾有諸多選擇能繼續按照客戶要求的節奏，將單個裝置的電晶體數量翻一番。只有當創新停止時，摩爾定律才會失效，而英特爾在製程工藝、封裝和架構方面的創新將永不止步。預計到2030年，英特爾將在單個裝置中提供約1萬億個電晶體，我們正為實現這一目標不懈努力。