Verilog testbench常用塊
1.系統功能塊
- 本地檔案讀入,後兩項可預設
$readmemb ("<資料檔名>",<存貯器名>,<起始地址>,<結束地址>)
$readmemh ("<資料檔名>",<存貯器名>,<起始地址>,<結束地址>)
reg [379:0] CAL2_sample[0:2999];
initial $readmemb ( "./../matlab/ideal_high_freq_sample_bits.txt", CAL2_sample,0,2999 );
tdc_finecode_i <= CAL2_sample[samlpe_cnt];
- 將列印結果儲存至文件
// finetime_o finetime_valid_o 為dut輸出
integer fid;
initial
fid = $fopen("fintimeout_ideal1.txt","w");
integer finetime_cnt=0;
always@(posedge main_pll_clk_80m_i or negedge rst_n) begin
if(!rst_n) begin
finetime_cnt <= 'd0;
end
else if(finetime_cnt==2999)
$fclose(fid);
else if(finetime_valid_buf==2'b01) begin
finetime_cnt <= finetime_cnt + 1'b1;
$fwrite(fid,"%d\n",finetime_o);
$display("%d",finetime_o);
end
finetime_valid_buf <= {finetime_valid_buf[0],finetime_valid_o};
end
相關文章
- 基於FPGA的BPSK數字平方環載波同步verilog實現,包含testbenchFPGA
- m基於FPGA的Alamouti編碼verilog實現,包含testbench測試檔案FPGA
- 基於FPGA的NC影像質量評估verilog實現,包含testbench和MATLAB輔助驗證程式FPGAMatlab
- m基於FPGA的電子鐘verilog實現,可設定鬧鐘,包含testbench測試檔案FPGA
- JS常用程式碼塊JS
- verilog中always塊語句中的暫存器變數自加問題變數
- 【BLOCK】Oracle 塊管理常用SQLBloCOracleSQL
- Verilog 監控 Monitor
- 基於FPGA的MSK調製解調系統verilog開發,包含testbench,同步模組,高斯通道模擬模組,誤位元速率統計模組FPGA
- Verilog例項陣列陣列
- Testbench編寫指南(1)基本組成與示例
- verilog vscode 與AI 外掛VSCodeAI
- Matlab與Verilog的聯動Matlab
- Verilog 編譯指令簡介編譯
- 數字分頻器設計(偶數分頻、奇數分頻、小數分頻、半整數分頻、狀態機分頻|verilog程式碼|Testbench|模擬結果)
- Testbench編寫指南(4)自動化驗證方法
- 《區塊鏈常用術語解釋》彙總區塊鏈
- Verilog中genvar 和 generate的使用
- 用verilog/systemverilog 設計fifo (2)
- Verilog 邏輯綜合過程
- 串列埠收發UART(Verilog HDL)串列埠
- 用verilog/systemverilog 設計fifo (1)
- 搭建verilog/systemverilog學習環境
- verilog 中實現 sram 程式碼
- 常識:Verilog語法-generate-for
- 常識:Verilog語法-取模
- Verilog 多路分支語句簡介
- Verilog 過程結構簡述
- 01-Verilog基本語法元素
- 【轉載】System_Verilog列印格式
- 教你認識Verilog 連續賦值賦值
- Verilog HDL迴圈語句簡介
- Verilog實現加減乘除運算
- Vivado使用技巧(7):使用IP核自帶Testbench進行模擬
- valid/ready握手機制及verilog程式碼
- Verilog設計技巧例項及實現
- VIVADO vhdl verilog 實現矩陣運算矩陣
- verilog實現矩陣卷積運算矩陣卷積