賽普拉斯的65nm SRAM與ASIC/FPGA/控制器的介面

賽普拉斯瞄準的市場增長速度要快於包括汽車，工業和消費電子市場任內的半導體行業。在安全無線技術，連同MCU，儲存器，模擬IC和USB控制器，為物聯網領域提供了明顯的競爭優勢，並在新興市場（包括聯網裝置和自動駕駛汽車）上實現了飛躍。cypress代理宇芯電子支援提供驅動、例程以及必要的FAE支援等產品服務。

系統設計人員可以使用ERR引腳來監視SRAM中資料的完整性。由於僅當SRAM檢測到並糾正了一位錯誤時才宣告ERR訊號，因此建議弱下拉該訊號以避免在寫操作期間或SRAM被禁用時出現中間電壓電平。在寫週期或晶片禁用週期中，ERR引腳處於HI-Z狀態。

1、連線ERR引腳
無需ERR引腳的賽普拉斯SRAM可以像傳統SRAM一樣在系統中連線。對於具有ERR選項的SRAM，系統設計人員需要在系統中正確連線ERR引腳。如果系統中未使用ERR引腳，則可以將其保持開啟狀態。本節介紹了在三種基本情況下使用SRAM連線ERR引腳的方法。
•具有單個SRAM的系統
•寬度擴充套件
•深度擴充套件

1.1具有單個SRAM的系統
在只有一個SRAM器件連線到板載控制器/ASIC/FPGA4的系統中，可以將ERR引腳連線到ASIC的GPIO/中斷引腳。在每個讀取週期中，控制器都可以監視ERR引腳的輸出。當檢測到ERR引腳上的高電平時，ASIC應啟動軟體子例程以重寫從SRAM讀取的正確資料。圖6顯示了此方案的體系結構。

1.2寬度擴充套件
新一代控制器具有32位資料介面。在這類應用中，系統設計人員可以通過使用兩個帶有ERR引腳的CYPRESS 65奈米SRAM來擴充套件資料匯流排寬度。系統軟體必須分別監視兩個ERR引腳。系統設計人員可以將兩個x16賽普拉斯SRAM連線到控制器的32位匯流排。

在這種情況下，在讀取週期中，如果來自兩個SRAM的ERR訊號被置為有效，則必須清除並重寫該SRAM器件中的資料以保持資料完整性。圖7顯示了這種情況下的介面方法。兩個1Mx16（16-Mb）SRAM以寬度擴充套件模式連線，以建立1Mx32（32Mb）的儲存空間。

圖1 賽普拉斯SRAM介面

1.3深度擴充套件
在某些記憶體密集型應用程式中，SRAM的可用密度可能無法滿足應用程式的記憶體要求。在這種情況下，系統設計人員可以使用賽普拉斯的65奈米SRAM進行深度擴充套件。

可以使用高階地址訊號（在此示例中為A20）選擇SRAM，而可以連線來自兩個SRAM的其餘地址訊號，I/O訊號，控制訊號和ERR訊號，如圖8所示。兩個1Mx16（16-Mb）SRAM以深度擴充套件模式連線以建立2Mx16（32Mb）的儲存空間。根據A20訊號，一個SRAM器件被使能，另一個被禁用。禁用的SRAM器件將使其ERR引腳保持為HI-Z狀態，以便活動的SRAM可以正確驅動組合的ERR訊號

圖2 寬度擴充套件和ERR