I2S音訊匯流排學習（四）I2S介面設計

iteye_21199發表於2011-11-01
音訊

I2S音訊匯流排學習（四）I2S介面設計

一、資料傳送端的設計


圖1 傳送端
隨著WS訊號的改變，匯出一個WSP脈衝訊號，進入並行移位暫存器裝入DATA LEFT或DATA RIGHT，從而輸出資料被啟用。序列資料在時鐘下降沿移出。序列資料的預設輸入是0，因此所有位於最低位(LSB)後的資料將被設定為0。

二、資料接收端的設計


圖2 接收端
隨著第一個WS訊號的改變，WSP在SCK訊號的下降沿重設計數器。在“1 out of n”譯碼器對計數器數值進行譯碼後，第一個序列的資料(MSB)在SCK時鐘訊號的上升沿被存放進入B1，隨著計數器的增長，接下來的資料被依次存放進入B2到Bn中。在下一個WS訊號改變的時候，資料根據WSP脈衝的變化被存放進入左(聲道)鎖存器或者右(聲道)鎖存器，並且將B2一Bn的資料清除以及計數器重設，如果有冗餘的資料則最低位之後的資料將被忽略。注意：譯碼器和計數器(虛線內的部分)可以被一個n位元移位暫存器所代替，如圖3所示。
當計數計滿時，即ENn為高時，計算器EN訊號變成低電平，使計數器停止計數，同時也使串並轉換模組停止接收資料。

圖3 接收端

相關文章