VIVADO vhdl verilog 實現矩陣運算

知芯科技發表於2020-05-05
矩陣

FPGA開發過程中可能用到矩陣演算法運算，這裡介紹一個相對比較簡單的方式
比如一個32*32的矩陣結構為：
在這裡插入圖片描述
我們可以用兩個RAM和一個運算單元及一個輸出快取RAM進行快取結果：
具體的框架為下入所示：
在這裡插入圖片描述

存放的順序為：
在這裡插入圖片描述
程式主要就是地址的控制了，我們可以用3個簡單的計數器，通過控制好取數的座標即可：
在這裡插入圖片描述
注意高低位的順序，

驗證：對於這種大位寬的資料運算的設計，最好借用matlab產生測試資料，然後對比計算結果：
在這裡插入圖片描述

最終我們可以把結果同樣寫會到txt文字中：
在這裡插入圖片描述
直接檢視結果即可

完！

相關文章