一、同步電路
優點：EDA工具能夠保證電路的時序收斂，有效避免了電路設計中的競爭冒險現象；觸發器只在始終邊沿取值，很大程度上減小了電路受毛刺和噪聲的影響
缺點：觸發器距離時鐘原點的不同，產生了時鐘偏斜
二、全域性非同步設計
非同步電路指設計中存在兩個及以上的時鐘，且時鐘是同頻不同相或不同頻率的關係
優點：對訊號延遲不敏感，沒有時鐘偏斜等問題，具有低功耗特性，潛在的高效能特性
缺點：設計複雜；沒有相應的EDA工具支援；在大規模積體電路中應避免非同步電路的設計
時鐘的同非同步是針對時鐘源點而言，對於從同一個PLL出來的兩個時鐘，其相位和倍數都是可控的，因此為同步時鐘；若兩個時鐘從不同的PLL出來，即使頻率相同也為非同步時鐘，因為他們的相互關係是不可控的
三、跨時鐘域問題
1.亞穩態
2.雙鎖存器法
增加暫存器進行同步的方法只是不斷降低亞穩態出現的機率，而沒有解決亞穩態的問題
3.單bit時鐘跨時鐘域傳遞
慢到快：邊沿檢測同步器
圖中clk1是一個慢時鐘，clk2是快時鐘，時序中的input即電路中的data，是clk1慢時鐘域的一個脈衝，經過clk2兩級同步後為A訊號，B訊號比A訊號晚一個時鐘週期，經過邏輯閘相與，得到最終訊號output，該電路將慢時鐘域下一個電路脈衝搬移到快時鐘域下一個電路脈衝
快到慢：脈衝同步器
由於慢時鐘直接取樣快時鐘域的脈衝可能取樣不到，因此透過翻轉電路標定快時鐘域下間隔較多週期的兩個脈衝，形成圖中toggle波形，這樣在慢時鐘域就可以先將toggle訊號同步，形成ab兩個訊號波形，然後使用異或邏輯閘對ab訊號進行操作，就可以得到慢時鐘域下兩個有效的單週期脈衝
